设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【基于Quartus II的数字系统Verilog HDL设计实例详解】 ...
123下一页
返回列表 发新帖
查看: 6464|回复: 24

[资料] 【基于Quartus II的数字系统Verilog HDL设计实例详解】周润景 著【中文清晰版】

[复制链接]
发表于 2019-2-26 10:58:34 | 显示全部楼层 |阅读模式
回复

使用道具 举报

QQben
发表于 2019-2-26 14:18:29 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

QQben
发表于 2019-2-26 14:24:06 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2019-2-26 20:03:42 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2019-2-27 01:03:13 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2019-2-27 21:37:44 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

sfliu
发表于 2019-3-3 16:23:22 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2019-3-3 17:41:05 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

nobug201
发表于 2019-3-7 15:51:51 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

shancjb
发表于 2019-3-7 19:48:06 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-14 07:33 , Processed in 0.107284 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表