设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog_3.1a

返回列表发新帖

查看: 2880|回复: 8

[资料] SystemVerilog_3.1a

一岁就很帅

发表于 2019-3-8 16:34:14 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

SystemVerilog_3.1a.pdf (3.59 MB, 下载次数: 63)

回复

使用道具举报

发表于 2019-3-8 17:04:21 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-3-8 19:09:22 | 显示全部楼层

dingiexian

回复支持反对

使用道具举报

发表于 2019-3-8 20:47:52 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2019-3-9 11:59:45 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-3-9 23:04:48 | 显示全部楼层

thank you for the resource

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2019-3-18 11:22:14 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-6-9 16:06:25 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2023-5-5 16:16:38 来自手机 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 08:47 , Processed in 0.044180 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表