布局布线时提示无VDD和VSS的有效驱动

cfh123

如题所示，小弟最近在做P&R时，ICC报出的warning，请教各位前辈这是什么原因造成的呢，是因为没有VDD、VSS的port吗？

在check_timing时报出：

Warning: Could not find a valid driver for the hierarchical Ground net 'VSS'. (MWDC-285)

Warning: Could not find a valid driver for the hierarchical Power net 'VDD'.

最终的版图在calibre中做LVS也是提示我没有连接电源、地，如图：
这个问题困扰我好久了，所以来来求助大家，非常感谢！

keenkeen

lvs怎么报啊？你报出来的是erc,有设电源地吗？你的电源地是不是没打lable或者名字不是普通的名字？

cfh123

   

keenkeen 发表于 2019-3-29 20:25
lvs怎么报啊？你报出来的是erc,有设电源地吗？你的电源地是不是没打lable或者名字不是普通的名字？ ...

你好，刚刚同学看了下，说是电源地没有 名称，标上VDD和VSS后就没有错误了，但现在有这个错误：

cfh123

   

keenkeen 发表于 2019-3-29 20:25
lvs怎么报啊？你报出来的是erc,有设电源地吗？你的电源地是不是没打lable或者名字不是普通的名字？ ...

详情是这样

cfh123

CELL COMPARISON RESULTS



                  #   #         #####################  
                   # #          #                   #  
                    #           #     INCORRECT     #  
                   # #          #                   #  
                  #   #         #####################  


  Error:    Instances of different types or subtypes were matched.

LAYOUT CELL NAME:         ADDHXL
SOURCE CELL NAME:         ADDHXL

--------------------------------------------------------------------------------------------------------------

INITIAL NUMBERS OF OBJECTS
--------------------------

                Layout    Source         Component Type
                ------    ------         --------------
Ports:              6         6

Nets:              11        11

Instances:          8         8         MN (4 pins)
                     8         8         MP (4 pins)
                ------    ------
Total Inst:        16        16


NUMBERS OF OBJECTS AFTER TRANSFORMATION
---------------------------------------

                Layout    Source         Component Type
                ------    ------         --------------
Ports:              6         6

Nets:               8         8

Instances:          2         2         _invv (4 pins)
                     1         1         _nand2v (5 pins)
                     1         1         _xra2v (5 pins)
                ------    ------
Total Inst:         4         4



**************************************************************************************************************
                               INFORMATION AND WARNINGS
**************************************************************************************************************


                  Matched    Matched    Unmatched    Unmatched    Component
                   Layout     Source       Layout       Source    Type
                  -------    -------    ---------    ---------    ---------
   Ports:               6          6            0            0

   Nets:                8          8            0            0

   Instances:           2          2            0            0    _invv
                        1          1            0            0    _nand2v
                        1          1            0            0    _xra2v
                  -------    -------    ---------    ---------
   Total Inst:          4          4            0            0


o Initial Correspondence Points:

   Ports:        VDD VSS B S A CO

cfh123

   

keenkeen 发表于 2019-3-29 20:25
lvs怎么报啊？你报出来的是erc,有设电源地吗？你的电源地是不是没打lable或者名字不是普通的名字？ ...

CELL COMPARISON RESULTS

                  #   #         #####################  
                   # #          #                   #  
                    #           #     INCORRECT     #  
                   # #          #                   #  
                  #   #         #####################  

  Error:    Instances of different types or subtypes were matched.
LAYOUT CELL NAME:         ADDHXL
SOURCE CELL NAME:         ADDHXL
--------------------------------------------------------------------------------------------------------------
INITIAL NUMBERS OF OBJECTS
--------------------------
                Layout    Source         Component Type
                ------    ------         --------------
Ports:              6         6
Nets:              11        11
Instances:          8         8         MN (4 pins)
                     8         8         MP (4 pins)
                ------    ------
Total Inst:        16        16

NUMBERS OF OBJECTS AFTER TRANSFORMATION
---------------------------------------
                Layout    Source         Component Type
                ------    ------         --------------
Ports:              6         6
Nets:               8         8
Instances:          2         2         _invv (4 pins)
                     1         1         _nand2v (5 pins)
                     1         1         _xra2v (5 pins)
                ------    ------
Total Inst:         4         4

**************************************************************************************************************
                               INFORMATION AND WARNINGS
**************************************************************************************************************

                  Matched    Matched    Unmatched    Unmatched    Component
                   Layout     Source       Layout       Source    Type
                  -------    -------    ---------    ---------    ---------
   Ports:               6          6            0            0
   Nets:                8          8            0            0
   Instances:           2          2            0            0    _invv
                        1          1            0            0    _nand2v
                        1          1            0            0    _xra2v
                  -------    -------    ---------    ---------
   Total Inst:          4          4            0            0

o Initial Correspondence Points:
   Ports:        VDD VSS B S A CO

cfh123

   

cfh123 发表于 2019-3-29 20:55
你好，刚刚同学看了下，说是电源地没有 名称，标上VDD和VSS后就没有错误了，但现在有这个错误：

...

报错了，但是您看这个是不是都匹配上了

巴甫洛夫很忙

是不是Verilog转spice中的网表里没有抽取VDD 和VSS?

cfh123

   

巴甫洛夫很忙 发表于 2019-3-30 15:48
是不是Verilog转spice中的网表里没有抽取VDD 和VSS?

您好，请问关于您说的，怎样确定自己在转spice网表时有没有抽取VDD和VSS呢，然后就是icc最后在输出verilog网表时怎样确定已经输出了关于VDD VSS的信息呢？是不是write_verilog后面要加上-pg这个参数呀。谢谢了！