NMOS衬底和源极相连的问题，calibre lvs报错

Sun960308

LGDXLP 发表于 2019-9-25 09:25
对，给上边的管子加隔离。

你好，我查了rule file，这个工艺不支持隔离层。。所以我把nmos的衬底全部接在一起接vss了，报错明显少了很多。。

LGDXLP

Sun960308 发表于 2019-9-27 14:22
你好，我查了rule file，这个工艺不支持隔离层。。所以我把nmos的衬底全部接在一起接vss了，报错明显少了 ...

好吧。。。你上一排的nmos衬底在你给的电路图上还有lvs report上显示了不是接VSS，你要注意一下！

Sun960308

LGDXLP 发表于 2019-9-27 16:07
好吧。。。你上一排的nmos衬底在你给的电路图上还有lvs report上显示了不是接VSS，你要注意一下！ ...

嗯嗯，原始电路上面那一排管子的衬底和源极相接，这样子需要加隔离层，但是由于工艺不支持，所以我把电路改成衬底和下面管子的衬底接在一起，一起接到vss。这样子原来的问题就解决了。。。

LGDXLP

Sun960308 发表于 2019-9-27 19:12
嗯嗯，原始电路上面那一排管子的衬底和源极相接，这样子需要加隔离层，但是由于工艺不支持，所以我把电路 ...

这个方法简单，而且省面积，只要前仿可以就ok

LeBRON强

LGDXLP 发表于 2019-9-24 15:47
一般的隔离在外面圈一圈ntap接上高电位就行。你这个是nmos而且其衬底接到了中间电位，所以我猜测你这个nm ...

隔离在外面圈一圈ntap接上高电位---这个是怎么去做呀 我围了一层DNW但还是有错误