在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 6102|回复: 19

[资料] 通过Verilog例子了解FPGA原型设计(书和源码)

[复制链接]
发表于 2019-11-18 15:31:39 | 显示全部楼层 |阅读模式
发表于 2019-11-18 18:47:50 | 显示全部楼层

使用道具 举报

发表于 2019-11-19 08:27:52 | 显示全部楼层

使用道具 举报

发表于 2019-11-22 11:30:08 | 显示全部楼层

使用道具 举报

发表于 2019-11-22 11:48:40 | 显示全部楼层

使用道具 举报

发表于 2019-11-22 21:01:57 | 显示全部楼层

使用道具 举报

发表于 2019-11-22 21:32:22 | 显示全部楼层

使用道具 举报

发表于 2019-11-22 22:01:39 | 显示全部楼层

使用道具 举报

发表于 2019-11-24 17:59:22 | 显示全部楼层

使用道具 举报

发表于 2019-11-25 18:28:36 | 显示全部楼层

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 15:32 , Processed in 0.041391 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表