寄存器访问属性代码

hb_work

请问下，常用的rw寄存器代码，如果verilog代码可以表示为以下内容，请问其他的如ro,rc,rs,wc,wc等常用访问属性的代码该如何表示～～
请问这方面有什么资料吗～～
非常感谢～～


always@(posedge Clk  or  negedge Rst_n)    if (!Rst_n)                          reg <= 8'h0;    else if (wr_en)
          reg <= data_in
   end

gaurson

这也只是写，没有读。