SAR ADC电容上级板电压下降

送送送 · 发表于 2020-10-21 10:33:41

各位大佬，我再做adc仿真时，每次比较器在进行比较的时候（时钟低电平）电容上级板的波形都会下降，各位大佬知道什么原因么

Littleoil · 发表于 2020-10-21 10:48:55

kick-back noise
但基本上不影響你的結果
如果想抑制的話就加個buffer搂

送送送 · 发表于 2020-10-22 19:45:11

大佬们帮帮忙啦

送送送 · 发表于 2020-10-22 20:02:16

Littleoil 发表于 2020-10-21 10:48
kick-back noise
但基本上不影響你的結果
如果想抑制的話就加個buffer搂

就是从buffer里出来的控制电容的信号

送送送 · 发表于 2020-10-22 20:14:45

目前是这个样子

Littleoil · 发表于 2020-11-10 10:18:05

看起來沒問題~
你要不要先看一下ENOB是不是正常的
除非ENOB不正常在回來看一下這部分
這種因為時序變化而抖動的都是正常的
你可以注意看他都是commom mode的抖動
所以是不影響你differential mode 的操作的

来杯冰美式 · 发表于 2024-4-9 19:32:00

您好，我和你一模一样的问题，请问有答案了吗

jiamianshuihua · 发表于 2024-4-26 00:26:36

来杯冰美式发表于 2024-4-9 19:32
您好，我和你一模一样的问题，请问有答案了吗

哈哈我今天也碰到这个问题了，上极板采样，比较器的时钟会耦合到CDAC的输出上面，还没想好咋解决来着

账号		自动登录	找回密码
密码			登录注册

[求助] SAR ADC电容上级板电压下降