标准阈值MOS和低阈值MOS能在一个设计里同时存在吗？

CWBBest

使用的是TSMC 65LP，文档里面提到过在同一个设计里，只能存在一种单位面积电容的MIM，例如用了1fF/um^2的，同一个设计中就不能使用1.5fF/um^2、2fF/um^2的MIM了。
设计中想使用低阈值MOS，但其他单元电路中有标准阈值的MOS，担心有和MIM一样的限制，同一个设计不允许使用不同阈值的MOS。

但我翻了翻文档，对于不同阈值的MOS管好像没有说不能在同一设计中使用。但也没有找到明确可以这样做的叙述。用过这个工艺的同志能不能说一说这个问题呀？谢谢啦！

CWBBest

别沉

xuwenwei

mos管应该可以用的吧，一个产品中既有lvt也有hvt，不过好像听说mim只能用一种

CWBBest

   

xuwenwei 发表于 2020-11-11 16:15
mos管应该可以用的吧，一个产品中既有lvt也有hvt，不过好像听说mim只能用一种 ...

是的，MIM只能用一种。

但是话说多阈值应该意味着更多的工序吧？这是否意味着更高的成本呢？

一西

不同阈值一般至少要多块mask，专门用来调整lvt或者hvt的阈值，其他常规的都是普注

CWBBest

   

一西 发表于 2020-11-12 10:36
不同阈值一般至少要多块mask，专门用来调整lvt或者hvt的阈值，其他常规的都是普注 ...

嗯嗯，谢谢回复。

那有没有整个设计都使用普通阈值，晶圆厂可以省掉调整阈值的工艺步骤，从而节省成本的说法？

虎大王

   

CWBBest 发表于 2020-11-12 15:39
嗯嗯，谢谢回复。

那有没有整个设计都使用普通阈值，晶圆厂可以省掉调整阈值的工艺步骤，从而节省成本的 ...

design rule不是有mask表吗？？
有很多mask都是必须要用的，只有一些option的你可以选择用或者不用。
对着 device mask truth table check有无用到 option mask 就好了啊。

或者最简单的，你可以问TSMC。

至于 不同阈值的mos，当然可以用在同一个设计里面。没有明确说不行的都可以用，只是你自己要把握住 不同mos器件特性。

一西

   

CWBBest 发表于 2020-11-12 15:39
嗯嗯，谢谢回复。

那有没有整个设计都使用普通阈值，晶圆厂可以省掉调整阈值的工艺步骤，从而节省成本的 ...

接触过的工艺还没有这个说法
就类似比如高值电阻，可以选1k或者3k，如果两者都用就要额外再加一块mask，如果只有1k或者3k，那也并不会“额外”再省下mask，至少构成高值的基本层次都还是必须的
同理，不同阈值的器件也差不多吧

zhy00win

需要单独的mask去调vt，目前我们做的包含了三种vt的管子，需要看fab愿不愿意配合调，不太成熟或稳定的工艺经常会出现vt降的太低管子关不断或者vt降不下去的问题

知足0824

一般lvt的管子是要多加层次的，多加层次就会导致成本升高