Layout去耦电容怎么加比较好

邓小力

坛子里的大佬们，有个问题想找大家讨论一下~现在我在给版图加去耦电容，一共有两种方案：
1. MOS电容（layer1&layer2）上面再叠加MOM电容（layer3 - layer7）
2. 全部用MOM电容（layer1-layer7）
师兄说方案1可以更好的利用版图的面积，可是我比较了方案1和方案2发现二者只是相差了几十f而已，但方案1的操作个人感觉更复杂（为了让MOM能够叠加到MOS电容上不报错，需要将MOM电容的除金属层以外的层全部删除，目前容抗-频率变化曲线仿真如下，是用layout经过EMx之后生成的symbol进行仿真的，感觉怪怪的……）

大佬们平时都是怎样加去耦电容的呢？
另外，对于我的电容仿真的奇怪现象有没有大佬可以指点一下呢？
感激不尽呀~