设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog for Design(2nd edition)原版和翻译版 ...
12345678910... 11下一页
返回列表 发新帖
查看: 24843|回复: 101

[资料] SystemVerilog for Design(2nd edition)原版和翻译版

[复制链接]
bonjour
发表于 2021-4-18 17:08:03 | 显示全部楼层 |阅读模式
回复

使用道具 举报

发表于 2021-4-18 18:47:38 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

shuwf
发表于 2021-4-24 18:05:00 | 显示全部楼层
回复 支持 反对

使用道具 举报

chdaj58
发表于 2021-4-25 13:56:07 | 显示全部楼层
回复 支持 反对

使用道具 举报

zjmcc
发表于 2021-4-26 19:51:41 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2021-4-26 23:47:59 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2021-4-27 10:22:33 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2021-4-28 20:33:08 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2021-5-1 21:47:10 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2021-5-25 16:40:01 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
12345678910... 11下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 15:01 , Processed in 0.056112 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表