设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › verilog的问题

返回列表发新帖

查看: 2649|回复: 3

[求助] verilog的问题

发表于 2021-7-27 19:30:30 | 显示全部楼层 |阅读模式

悬赏50资产已解决

本帖最后由 z1078457781 于 2021-7-30 00:37 编辑

reg

最佳答案

查看完整内容

一二行是三维数组，第三行是二维数组

回复

使用道具举报

发表于 2021-7-27 19:30:31 | 显示全部楼层

一二行是三维数组，第三行是二维数组

EETOP创芯人才网简历投递入口

回复

使用道具举报

发表于 2021-7-27 20:55:01 | 显示全部楼层

数组啊

回复

使用道具举报

发表于 2021-7-27 21:06:02 | 显示全部楼层

二维数组，想象下mem

EETOP创芯人才网职位发布入口

回复

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 01:09 , Processed in 0.063267 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表