设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › verilog的问题

返回列表发新帖

查看: 2751|回复: 1

[求助] verilog的问题

发表于 2021-8-11 19:55:30 | 显示全部楼层 |阅读模式

悬赏30资产未解决

本帖最后由 z1078457781 于 2021-8-12 00:09 编辑

...

回复

使用道具举报

发表于 2021-8-11 21:17:07 | 显示全部楼层

就是输出数据的绝对值，负数的话就变成补码，正数不变。

回复

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 02:44 , Processed in 0.026406 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表