设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › ZYNQ7000DDR3管脚分配

返回列表发新帖

查看: 2152|回复: 1

[求助] ZYNQ7000DDR3管脚分配

发表于 2022-1-12 18:56:46 | 显示全部楼层 |阅读模式

悬赏50资产未解决

请问哪里有ZYNQ7000MIG中DDR3的管脚分配ucf文件？

回复

使用道具举报

发表于 2022-1-13 09:44:12 | 显示全部楼层

7100的

639 Bytes, 下载次数: 4, 下载积分: 资产 -1 信元, 下载支出 1 信元

回复

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 02:44 , Processed in 0.028853 second(s), 7 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表