在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 1247|回复: 0

[招聘] GPU公司上海数字后端综合实现职位招聘

[复制链接]
发表于 2022-5-5 11:50:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
GPU初创公司招聘,微信咨询yy17cc

数字后端工程师
职责描述:数字芯片后端设计从Netlist到GDSII;
1.负责模块级或顶层级的布局规划,电源网络设计,时序收敛,功耗分析,物理验证等APR工作;
2.完成模块级或顶层级的STA静态时序分析及功耗设计与验证;
3.完成模块级或顶层级的物理验证DRC/LVS/ERC等;
任职要求:
1.本科及以上学位,通信,微电子,计算机相关专业,3-5年的芯片物理设计实践经验;
2.具备熟练的脚本技能(如TCL,Perl,Python等);
3.熟练使用EDA工具(Cadence/Synposys,例如ICC2,INNOVUS, Star-RC/PT,Calibre, Redhawk/Voltus),熟悉先进制程16 / 7nm等工艺节点;
4.良好的沟通能力,团队合作能力,英语读写顺畅。




IC资深综合工程师
职责描述:
1.负责SoC芯片中的逻辑综合,形式验证,ECO等流程开发和上下游交付质量把控;
2.和前端团队合作,完成芯片设计过程中clock/reset方案,low power方案的制定;
3.交付综合后全芯片netlist及sdc。
任职要求:
1.5年以上Synthesis/Formal等工作经验;
2.熟练掌握DC/Formality/Genus/LEC/VCLP等EDA工具 - 熟悉7nm或以下工艺;
3.具有良好的脚本能力及分析和解决问题的能力 - 有责任心,具备团队合作精神。


IC集成实现工程师
职责描述:
1.负责顶层或模块级SDC的结构及流程设计,协同RTL Designer/DFT Engineer完成SDC创建与维护,完成SDC质量检查及交付;
2.负责模块级综合时序调优;
3.负责复杂SOC STA Signoff策略指定和优化;
4.负责SOC芯片的chip level timing signoff,配合PR工程师完成timing分析与收敛。
任职要求:
1.5年以上相关工作经验;
2.熟练掌握Synthesis/STA工具和流程;
3.熟悉7nm或以下工艺,熟悉DDR/PCIE等高速接口设计;
4.具有良好的脚本能力及分析和解决问题的能力;
5.有责任心,具备团队合作精神。

您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-16 10:24 , Processed in 0.026237 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表