设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 在SAR ADC中进行分段电容阵列设计，在进行校准的情况下 ...
返回列表 发新帖
查看: 2294|回复: 6

[求助] 在SAR ADC中进行分段电容阵列设计，在进行校准的情况下，还有必要让桥接电容取整吗？

[复制链接]
NANYIDU
发表于 2022-8-3 14:49:50 | 显示全部楼层 |阅读模式
回复

使用道具 举报

发表于 2024-12-3 16:45:12 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2024-12-3 22:29:35 | 显示全部楼层
回复 支持 1 反对 0

使用道具 举报

发表于 2024-12-5 17:54:56 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

Hrizon
发表于 2025-7-17 14:18:34 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

Hrizon
发表于 2025-7-17 14:20:13 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2025-7-30 16:05:25 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 14:14 , Processed in 0.036202 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表