设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Vivado的ila模块生成很慢是怎么回事？

返回列表发新帖

查看: 1805|回复: 0

[转贴] Vivado的ila模块生成很慢是怎么回事？

发表于 2022-10-3 11:46:41 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

也就4,5个信号，16bit和32bit，深度1024，不至于吧？
一直在这转圈圈，几天了。
捕获.JPG

捕获.JPG

回复

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 22:03 , Processed in 0.075845 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表