设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › [好书]Verilog.Coding.for.Logic.Synthesis
12
返回列表 发新帖
楼主: huadong1860

[好书]Verilog.Coding.for.Logic.Synthesis

[复制链接]
lion003
发表于 2009-8-20 12:20:46 | 显示全部楼层
duoxuie fenxiang
回复 支持 反对

使用道具 举报

发表于 2009-8-20 13:23:58 | 显示全部楼层
很好啊！！！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

lextoo
发表于 2009-8-22 10:42:04 | 显示全部楼层
非常好的书，谢谢分享。
回复 支持 反对

使用道具 举报

发表于 2009-10-10 09:08:30 | 显示全部楼层
Thanks for sharing
回复 支持 反对

使用道具 举报

tonytl
发表于 2009-10-10 09:12:33 | 显示全部楼层
THANK  YOU
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-10-10 11:41:57 | 显示全部楼层
good, thanks.
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

jetliao
发表于 2009-10-10 12:30:11 | 显示全部楼层
good!
thanks~
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-16 08:45 , Processed in 0.033031 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表