请问PLL如果分频为1是否能直接用PSS+PNOISE仿真整体相位噪声？

红红的西瓜 · 发表于 2023-2-15 22:20:45

您需要登录才可以下载或查看，没有账号？注册

×

请问各位大佬，PLL如果分频为1，是否能直接用PSS+PNOISE仿真整体相位噪声？如果不行这样做的缺点是什么？另外，一般PLL整体相位噪声是通过matlab拟合，为什么不用pss+pnoise直接跑？

yjj_123 · 发表于 2023-2-16 09:19:50

分频为1要这PLL有何用，不整体跑是因为系统仿真太慢了，特别是上GHz的系统

红红的西瓜 · 发表于 2023-2-16 09:26:33

yjj_123 发表于 2023-2-16 09:19
分频为1要这PLL有何用，不整体跑是因为系统仿真太慢了，特别是上GHz的系统

分频为1貌似好收敛，不为1收敛很难。我想收敛问题是不是也是原因之一？

虽然没做过PLL的仿真，但在做一个FLL锁频环振荡器，结构上和PLL比较相似。

yjj_123 · 发表于 2023-2-16 09:31:52

红红的西瓜发表于 2023-2-16 09:26
分频为1貌似好收敛，不为1收敛很难。我想收敛问题是不是也是原因之一？

虽然没做过PLL的仿真，但在做一 ...

收敛难也是一个因素，FLL我不是太清楚

红红的西瓜 · 发表于 2023-2-16 17:58:39

yjj_123 发表于 2023-2-16 09:31
收敛难也是一个因素，FLL我不是太清楚

好的谢谢回复

账号		自动登录	找回密码
密码			登录注册

[求助] 请问PLL如果分频为1是否能直接用PSS+PNOISE仿真整体相位噪声？