设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout资料区 › CMOS模拟集成电路版图设计与验证-基于Cadence Virtuoso ...
返回列表 发新帖
查看: 2318|回复: 9

[原创] CMOS模拟集成电路版图设计与验证-基于Cadence Virtuoso与Mentor Calibre

[复制链接]
发表于 2023-5-4 16:45:39 | 显示全部楼层 |阅读模式
回复

使用道具 举报

 楼主| 发表于 2023-5-4 17:47:44 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

渊默
发表于 2023-5-4 17:32:14 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2023-5-4 18:44:38 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2023-5-4 20:43:53 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

lhszhb
发表于 2023-5-6 14:47:55 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2023-5-6 16:34:01 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

 楼主| 发表于 2024-10-17 09:46:49 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

miaozai
发表于 2024-10-19 14:42:55 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2024-11-12 13:41:02 | 显示全部楼层
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 11:52 , Processed in 0.053353 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表