设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › DC综合时，inout pad端口如何约束？
返回列表 发新帖
查看: 5015|回复: 9

[求助] DC综合时，inout pad端口如何约束？

[复制链接]
发表于 2023-5-5 19:22:13 | 显示全部楼层 |阅读模式
回复

使用道具 举报

发表于 2023-5-6 09:17:17 | 显示全部楼层
回复

使用道具 举报

bt_zhao
发表于 2023-5-6 09:37:05 | 显示全部楼层
回复

使用道具 举报

发表于 2023-5-9 21:50:54 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复

使用道具 举报

 楼主| 发表于 2023-5-10 09:51:06 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复

使用道具 举报

发表于 2023-5-11 09:09:28 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复

使用道具 举报

Blando
发表于 2023-8-22 19:40:36 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复

使用道具 举报

发表于 2023-8-23 16:32:57 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复

使用道具 举报

发表于 2025-7-8 18:21:34 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复

使用道具 举报

wenidy
发表于 2025-7-10 14:14:38 | 显示全部楼层
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 07:52 , Processed in 0.046406 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表