设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 综合与时序分析的设计约束 Synopsys设计约束（SDC）实 ...
1234567下一页
返回列表 发新帖
查看: 18297|回复: 62

[资料] 综合与时序分析的设计约束 Synopsys设计约束（SDC）实用指南.pdf

[复制链接]
发表于 2023-5-7 22:14:37 | 显示全部楼层 |阅读模式
回复

使用道具 举报

发表于 2023-5-8 09:09:26 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2023-5-8 09:28:39 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2023-5-8 09:51:52 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2023-5-8 10:54:43 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2023-5-8 15:00:17 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

ht_lch
发表于 2023-5-9 23:16:52 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2023-5-30 19:18:05 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2023-5-30 19:20:40 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2023-6-1 16:38:59 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
1234567下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 13:39 , Processed in 0.077023 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表