怎么让dc综合优先满足时序约束

XXmao的etop · 发表于 2023-5-27 20:27:35

IC小白，自己在用dc综合时，设置clock周期为3ns时，显示setup time violation为 0.5ns。于是我把clock调整到3.5ns，还是有violation，并且violation变成1.46ns了

XXmao的etop · 发表于 2023-5-27 20:53:39

后续我设置clock为5ns，无vilation。而后我没有退出dc，讲脚本clock修改4ns后，在此source一次，无violation。而后改成3ns，再次source后，有0.3ns的setup violation。而后再改成3.5nsclock，又有1.46ns的violation了。。这个是dc每次综合都随机选速度快或者慢的器件吗

XXmao的etop · 发表于 2023-5-27 21:06:46

我好像有点明白了，dc再无法满足时序时，就摆烂了，这时候的violation算的都是随机拿的器件的值，此时的clock加violation并不能等于电路能工作的频率

三岁就十分拽 · 发表于 2023-5-29 11:19:38

compile 换成 compile_ultra

账号		自动登录	找回密码
密码			注册

[求助] 怎么让dc综合优先满足时序约束

浏览过的版块