芯片在floorplan设计，更容易通过系统级的IEC 61000-4-2的测试

zhangyang370281 · 发表于 2024-1-26 10:22:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

芯片在做系统级ESD测试：IEC 61000-4-2，有些管脚对机箱（地）总是过不了2KV，通过加入串联电阻可以绕过该问题，最近思考问题：针对需要做IEC 61000-4-2的管脚，芯片在floorplan设计阶段，如何增强其ESD能力，使之更健壮能更容易通过系统级的IEC 61000-4-2的测试？

各位有什么心得可以聊一聊？

账号		自动登录	找回密码
密码			注册

[求助] 芯片在floorplan设计，更容易通过系统级的IEC 61000-4-2的测试

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块