设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › IIC从机的DC综合，时序图出现高阻态
返回列表 发新帖
查看: 1622|回复: 7

[求助] IIC从机的DC综合，时序图出现高阻态

[复制链接]
发表于 2024-3-14 10:21:33 | 显示全部楼层 |阅读模式
回复

使用道具 举报

 楼主| 发表于 2024-3-14 17:20:50 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2024-3-16 19:41:57 | 显示全部楼层
回复 支持 反对

使用道具 举报

 楼主| 发表于 2024-4-3 11:49:44 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2024-4-3 12:11:42 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

 楼主| 发表于 2024-4-3 16:52:09 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2024-4-3 22:07:52 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

 楼主| 发表于 2024-4-4 16:34:00 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-13 07:58 , Processed in 0.071529 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表