设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 模拟电路提取verilog model給数字soc验证用的 ...
返回列表 发新帖
查看: 1625|回复: 9

[求助] 模拟电路提取verilog model給数字soc验证用的

[复制链接]
发表于 2024-5-21 13:47:03 | 显示全部楼层 |阅读模式
回复

使用道具 举报

发表于 2024-5-21 13:54:30 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

 楼主| 发表于 2024-5-21 14:03:09 | 显示全部楼层
回复 支持 反对

使用道具 举报

D.某
发表于 2024-5-21 15:15:45 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2024-5-22 11:06:36 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

 楼主| 发表于 2024-5-22 19:23:17 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2024-5-23 16:46:59 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2024-5-23 16:47:44 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

duanzy
发表于 2024-5-23 16:49:37 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2024-7-3 10:20:29 | 显示全部楼层
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 22:30 , Processed in 0.031434 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表