设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › PEX的提参类型Transistor level、Gate level和Hierarchi ...
返回列表 发新帖
查看: 6215|回复: 9

[讨论] PEX的提参类型Transistor level、Gate level和Hierarchical的详细区别

[复制链接]
发表于 2024-6-12 18:31:21 | 显示全部楼层 |阅读模式
回复

使用道具 举报

 楼主| 发表于 2024-6-17 16:15:18 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2024-9-19 16:37:03 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2024-10-17 09:34:01 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2025-1-13 17:09:59 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2025-2-24 14:46:26 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 7 反对 0

使用道具 举报

发表于 2025-7-3 16:01:53 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

lz11
发表于 2025-7-23 08:55:19 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2025-7-23 11:18:27 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

老道
发表于 2025-9-11 16:19:09 | 显示全部楼层
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 07:39 , Processed in 0.040697 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表