设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › Digital Logic Design Using Verilog Coding and RTL Sy ...
12下一页
返回列表 发新帖
查看: 1467|回复: 13

[资料] Digital Logic Design Using Verilog Coding and RTL Synthesis - 2nd Edition (Taraa

[复制链接]
发表于 2024-12-31 11:19:27 | 显示全部楼层 |阅读模式
回复

使用道具 举报

发表于 2024-12-31 13:42:06 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2024-12-31 14:01:33 | 显示全部楼层
回复 支持 反对

使用道具 举报

omnik
发表于 2024-12-31 17:21:25 | 显示全部楼层
回复 支持 反对

使用道具 举报

omnik
发表于 2024-12-31 17:23:00 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

omnik
发表于 2024-12-31 17:23:58 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2024-12-31 20:34:30 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

lhyi
发表于 2025-1-1 06:14:50 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2025-1-1 17:06:12 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

zhsh94
发表于 2025-1-2 08:32:50 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 10:58 , Processed in 0.037722 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表