关于pipeline ADC的精度问题

SYLPHIETTE

小弟目前在学习pipeline ADC的一些概念，也自己尝试着搭一个简单的8bit pipeline ADC，结果有一些概念有点困惑，希望有大哥能解答

输入信号从-Vref到Vref，我用了一个比较经典的1.5bit/stage结构，也就是需要八级，同时阈值电压设置了+-1/4Vref，也就是每一级会输出两个比较器的结果，通过解码也能得到比较不错的ENOB大概7.8，但是问题来了：
我解码的方式是根据比较器输出的结果，比如11，10，00这三个状态，分别根据权重加code，第一级+128/0/-128，最后一级+1/0/-1，但是这样一来最大的code和最小的code就分别是255和-255，这样一来要如何能把这些值映射到八位二进制中呢，如果简单的除以二，那肯定会有一部分电平丢失，会不会造成ENOB下降呢？
还是说应该有别的方法来映射，希望有大哥能解答。

jaydenwu

这里有一个问题就是，你得判断你的输出算不算符号位，如果是无符号数，那这样就没有问题，不会出现负数，如果是有符号数，那就得留出来符号位，以表示符号

SYLPHIETTE

jaydenwu 发表于 2025-4-10 09:50
这里有一个问题就是，你得判断你的输出算不算符号位，如果是无符号数，那这样就没有问题，不会出现负数，如 ...

你说得对，我目前是有符号的。但是如果认为符号位也算一位的精度，这样的话我这个设计还算是8bit的设计吗

qiaogang2220

1.5bit每级，需要7级，最后一级是2bit

SYLPHIETTE

qiaogang2220 发表于 2025-4-10 13:58
1.5bit每级，需要7级，最后一级是2bit

感谢您！但是就算这样前面六级如果全是1会不会转换后的code也超量程了呢

qiaogang2220

SYLPHIETTE 发表于 2025-4-11 07:46
感谢您！但是就算这样前面六级如果全是1会不会转换后的code也超量程了呢
...

不会全是11的，自己用满量程的信号试下不就知道了