设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › cadence D 触发器设置
返回列表 发新帖
查看: 589|回复: 1

[求助] cadence D 触发器设置

[复制链接]
cps0001
发表于 2025-6-24 02:12:31 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
如题，d_ff参数中vlogic_high;vlogic_low;vtrans_clk;vtrans;tdel这些都是什么意思啊，怎么设置？
回复

使用道具 举报

发表于 2025-6-24 15:48:50 | 显示全部楼层
vlogic_high和vlogic_low分别是dff输出的高电平和低电平，vtrans_clk是clk端口输入的阈值电压，vtrans是d端口输入的阈值电压，tdel是dff的延迟
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

X

QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-15 22:27 , Processed in 0.023963 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表