数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 130 131 132 133134135 136 137 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


Verilog-a 是干嘛用的？ ...2	victor0o0 2009-10-19	107975	yaoys0818 2021-8-10 15:12
[求助] spyglass lint检查	feiyangbaxia 2021-8-10	22583	feiyangbaxia 2021-8-10 14:37
[求助] MIPI DSI 低功耗模式下时钟问题	liulanger666 2021-8-9	22355	liulanger666 2021-8-10 09:30
[求助] quartus transceiver IP的奇怪数据	hyjyhj 2021-8-9	22191	yinyue2012 2021-8-9 17:21
[求助] 共模抑制比仿真 ...2	玉龙门徒 2013-1-15	119232	790814313 2021-8-9 14:36
[求助] 求助下面这段代码中data速率是和时钟Clk一样吗	come_on_sn 2021-8-8	52132	Y__Y 2021-8-9 12:49
[原创] cocotb—编写第一个testBench	NSSC_feng 2021-8-1	22427	冲出藩篱 2021-8-9 11:26
[求助] 好哥哥们，帮我看看这个哪里错了	youop 2021-8-8	62201	youop 2021-8-8 19:57
[原创] 自己写的Xilinx PCIe DMA Master代码工程	axpro 2013-9-8	97818	innovation 2021-8-8 18:44
哪位数字下变频DDC 的Verilog代码啊 ...2	hnuwyf 2009-10-21	1011357	zz_3070 2021-8-7 15:38
[求助] Memory的shutdown模式 ...2	ClancyLee 2021-8-5	156969	ClancyLee 2021-8-7 10:09
[讨论] ATPG流程时覆盖率太低是由MBIST导致，怎么解决	IC菜鸟无敌 2021-7-30	12418	greatao 2021-8-6 17:17
[求助] DC综合后的hold time违约 - [已解决]	xxy199763 2021-8-3	43100	xxy199763 2021-8-6 11:20
[求助] calibre2015安装问题，如图，求教如何解决 - [悬赏 500 信元资产] ...2 3 4	cyx0610 2016-4-4	3121224	jeffej 2021-8-6 10:05
[原创] common design	kk_bro 2021-8-5	02470	kk_bro 2021-8-5 18:34
[求助] 设计中使用这种明现增加设计复杂程度的RAM呀（读写口并用的，如下图），简单的不好吗？	ty_xiumud 2021-7-30	41909	ty_xiumud 2021-8-5 16:10
[求助] 分频后时钟set_false_path的问题	dqwuf2020 2021-8-5	22233	jake 2021-8-5 13:47
[原创] 请教FPGA导入的edf	atlandis 2016-6-15	45513	jihuang0212 2021-8-4 18:40
[原创] 替同学咨询：FPGA开发转IC Design的建议	durbin 2021-8-3	32960	asic_service 2021-8-4 11:31
[求助] 关于WNS TNS的关系？	IC.Michael 2018-8-11	410169	AeolusAway 2021-8-4 10:42
[资料] 扫描转换器设计	你大爷的春天 2016-10-23	43471	wpz123 2021-8-4 00:04
[原创] 分享：RS（255，239，8）译码器设计，带简单说明文档	arccosx 2014-2-27	64403	cenyusun 2021-8-3 18:36
[求助] input clock period jitter dcm_sp_inst exceeds 1.000 ns	user123random 2021-8-3	02136	user123random 2021-8-3 09:56
[原创] ubuntu cadence ius9.2安装	cqu_luj 2021-8-3	02882	cqu_luj 2021-8-3 01:42
[资料] The Verilog Hardware Description Language, 5th Ed ...2 3	hitjinlong 2015-11-18	269793	jw216 2021-8-2 23:58
[求助] IC617各种问题	黄焖鸡 2021-7-21	32225	cdcd133 2021-8-2 17:30
[讨论] 1 ...2	jacky_mx 2020-4-9	1710242	cuiyu1981 2021-8-2 16:10
[求助] verilog的问题	z1078457781 2021-7-27	22207	学习使我快乐 2021-8-2 15:52
[求助] 语法问题	LY1310178117 2021-8-1	22515	LY1310178117 2021-8-2 14:56
[讨论] 跨时钟域数据缓冲传输计算相关问题	Franz_L 2021-7-30	33017	y23angchen 2021-8-2 09:59
[求助] virtuoso 中怎么撤销上一步是啥	ZJU_emi 2021-7-28	52629	ZJU_emi 2021-7-31 10:51
[求助] 求65nm或以下的工艺库	dqwuf2008 2021-7-25	12332	血溶伊剑 2021-7-31 10:15
[资料] Verilog HDL书稿解密 ...2 3 4 5	zxopenwgb 2016-9-25	4017848	MARKcz 2021-7-30 17:18
[资料] 《FPGA与SOPC设计教程：DE2实践》 ...2	zjllh 2015-7-7	116174	MARKcz 2021-7-30 17:08
[资料] 基于SystemGenerator的CORDIC算法DDS的FPGA实现 ...2	691564736 2013-5-25	115995	MARKcz 2021-7-30 17:08

1 ... 130 131 132 133134135 136 137 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块