数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 133 134 135 136137138 139 140 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


vim编辑verilog的妙用 ...2 3 4 5 6	heavywater 2009-9-19	5626082	durbin 2021-7-13 13:09
[讨论] 关于时钟切换的问题 ...2	xiaocui0725 2019-1-28	107077	杰克淡定 2021-7-13 11:55
[求助] 我调用sram IP块仿真q端却是Z态，这是为什么 - [悬赏 2 信元资产]	鹦鹉秋 2015-6-10	33102	学习使我快乐 2021-7-12 17:47
[求助] 硬件计算log函数（verilog），求大佬给些思路。	Mr.Jia 2021-7-11	42354	Mr.Jia 2021-7-12 17:07
[求助] vivado如何添加include路径	vongy 2015-4-11	59940	Pasingen 2021-7-11 22:42
[求助] if语句对应到电路中为什么是一个锁存器呢？	come_on_sn 2021-7-11	32208	come_on_sn 2021-7-11 19:41
[求助] 请教synopsys DC的license怎么生成 ...2	pinkoath 2010-9-11	168586	mitchell0001 2021-7-11 19:28
[转贴] Marvell 88E1111 百兆工程（FPGA）	南竹轩 2021-7-11	02901	南竹轩 2021-7-11 11:52
[求助] 请教DC里面ALIB是干嘛的？	atlandis 2015-6-11	24109	twieain 2021-7-10 15:20
[求助] 十进制有符号小数转化为二进制应该怎么写verilog？	Mr.Jia 2021-7-8	42686	randolpha 2021-7-10 10:47
[求助] 怎样在定义的memory中写入txt的数据？？（verilog）	Mr.Jia 2021-7-9	21923	Mr.Jia 2021-7-10 10:30
[求助] 使用FPGA操作nand flash 读不到ID？？？ - [悬赏 200 信元资产]	yuanhong96 2016-8-4	14091	xixd_2020 2021-7-10 07:42
[求助] 如题，这个verilog代码怎么写 - [悬赏 100 信元资产]	shiying0202 2021-7-7	43239	zzj0329 2021-7-9 13:57
[讨论] 读研方向选择soc还是加速器	lwf 2021-7-5	32512	aiqiongqiong 2021-7-9 10:36
[求助] Zynq如何将PL部分接收处理的数据传给PS部分	ltd62340177 2016-1-3	87698	dxjyoujian 2021-7-8 21:32
[求助] 关于带CLK复位的veriloga的比较器设计 - [已解决]	鸽楼寝翁 2021-2-1	55262	鸽楼寝翁 2021-7-8 21:09
[求助] 集成在X86 CPU中的PMU和独立器件pmu有什么区别	被选召的孩子 2021-7-7	22024	被选召的孩子 2021-7-8 19:09
[求助] bus access latency	bb21qwe 2021-7-8	01622	bb21qwe 2021-7-8 14:58
[求助] VIVADO只能以管理员身份运行，怎么处理啊？	菜鸟要飞 2021-7-8	22731	菜鸟要飞 2021-7-8 13:50
[求助] Verilog的functional生成端口信息问题。	hgh92626 2021-7-7	11611	hgh92626 2021-7-8 10:55
[求助] vcs-verdi联合仿真对sverilog的支持问题	玉林枫 2021-7-6	22443	gaurson 2021-7-7 18:11
[求助] 有大神做过FPGA的OFDM通信吗，有个问题求指教 ...2	feifan1996 2020-12-17	104395	feifan1996 2021-7-7 14:28
[求助] GVIM配置自动调整module中的变量	ty_xiumud 2021-7-6	22326	ty_xiumud 2021-7-6 14:06
[求助] VCS仿真时钟突然停止	junnit 2021-6-16	42675	durbin 2021-7-5 18:54
[求助] FIFO的空满标志置位问题	dqwuf2008 2021-7-3	22563	A1985 2021-7-5 10:11
[求助] 关于ALTLVDS RX IP的问题。	yuanqidefeng 2021-6-25	72900	bloodtea 2021-7-2 18:20
design linking license 关于 ISE IP 核	龙啸九天 2009-8-26	13948	脚步足迹 2021-7-1 11:32
[求助] 求购浮点 FFT IP核	chentao0801 2021-6-28	12142	yyk123 2021-6-30 17:43
[求助] Design Compiler	wanghonglei7782 2021-6-28	62415	wanghonglei7782 2021-6-29 21:47
[解决] 设计达人看过来,无穷序列状态编码问题	randolpha 2021-6-24	42521	randolpha 2021-6-29 18:55
[讨论] IC设计十年，这个账户12年，大家有啥想问的随便问，大牛路过就好，主要是新人们精华3 ...2 3 4 5 6..13	rvisk 2017-12-15	12065874	lanse000 2021-6-28 22:37
[讨论] 数字设计的成长阶梯大讨论 ...2 3 4 5	qiang0204 2013-3-28	4430405	lanse000 2021-6-28 22:33
[求助] 小弟，最近在学习aurora核，编写verilog代码。实现MAP时报错如下：	Rosanne1103 2015-4-15	13114	jsls0701 2021-6-28 19:55
[原创] Xilinx PCI Core BAR2读/写操作时序图	innovation 2021-6-27	02151	innovation 2021-6-27 23:40
[求助] 怎么用verilog 实现log函数？	Mr.Jia 2021-6-27	23262	randolpha 2021-6-27 10:39

1 ... 133 134 135 136137138 139 140 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块