数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 136 137 138 139140141 142 143 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 总线电平滤波采样多数表决中三个不同时钟沿采样用verilog应该怎么写？	Mr.Jia 2021-5-28	62332	Mr.Jia 2021-5-31 22:02
[求助] 关于SDF反标出现的WARNING	tanjunjiang 2019-3-8	25781	布丁1号 2021-5-31 21:40
[求助] 异步复位，同步释放的问题	ouyuforever 2016-9-12	84048	panfusheng007 2021-5-31 15:03
[求助] Verilog if语句中例化	jojenwong 2021-5-29	22152	smarthb 2021-5-31 11:26
[求助] DC生成网表，一般是用哪种工艺库生成的？	dqwuf2008 2021-5-31	12022	xuwenbing 2021-5-31 09:06
[求助] VCS无法编译出simv - [悬赏 20 信元资产]	wtyytw 2021-5-30	14042	wtyytw 2021-5-30 15:37
入门求助：请问FPGA如何入门？ ...2	2cky 2009-8-11	167645	2cky 2021-5-28 16:42
[求助] FPGA中D触发器采样不到信号	zj5852761 2021-4-7	22471	smarthb 2021-5-28 16:20
[求助] [求助] 请教，霍尔器件为什么不用高阻值的多晶电阻制作呢？ - [悬赏 500 信元资产]	liya_10 2021-5-28	02527	liya_10 2021-5-28 11:30
[原创] FPGA Quartus II 设计中如何保持信号不被综合	FPGA技术江湖 2021-4-1	12220	芯星 2021-5-28 08:16
[求助] FPGA计数器问题求助	adoiny2010 2019-4-5	93044	芯星 2021-5-28 08:13
[求助] DC的线载模型是在哪个库里啊？	dqwuf2020 2021-5-27	02010	dqwuf2020 2021-5-27 15:11
[求助] FPGA开发大公司与小公司的区别？有没有相应的资源推荐呢？	超高校级的海绵 2021-4-20	12049	芯星 2021-5-27 14:00
[求助] 带有ddrphy的fpga综合	hitten 2021-4-17	22233	芯星 2021-5-27 14:00
[求助] 请问成都有哪些比较好的FPGA工程师可以去的公司？	超高校级的海绵 2021-4-15	83240	芯星 2021-5-27 13:59
[资料] 多媒体处理FPGA实现-System Generator篇(随书光盘) ...2 3 4 5 6..8	平凡的足迹 2014-4-19	7327586	芯星 2021-5-27 12:24
[求助] DPI接口错误	CMT99 2021-5-26	11084	zzj0329 2021-5-27 10:43
[讨论] DFT的测试覆盖率如何确定？	IC菜鸟无敌 2021-5-18	65505	快乐的菜鸡 2021-5-27 08:15
[求助] FPGA的基本单元时LUT，ASIC有类似的基本单元吗？	sqd0524 2021-5-8	32123	芯星 2021-5-26 21:16
[求助] 关于FPGA的vga显示试验	569812499 2021-5-11	32103	芯星 2021-5-26 21:09
[求助] 如何使用git对FPGA工程进行版本管理	fengbohan1 2021-5-12	32333	芯星 2021-5-26 18:59
[求助] 为啥6input LUT只能实现32bit SRL? 为啥不实现64bit SRL？	bravexplorer 2021-5-18	22360	bravexplorer 2021-5-26 18:18
[求助] DC综合时IP的处理 ...2	翘起脚儿进社区 2021-5-24	156084	dqwuf2020 2021-5-26 11:04
[原创] fpga内不同频率的时钟之间数据的传递？不用fifo如何实现 ...2	american007 2021-4-14	115895	芯星 2021-5-26 10:33
[求助] verid调用的文件导入问题	junxliu 2021-5-25	21952	zsftm 2021-5-26 09:05
[求助] 请教一个很低级的问题 ...2	chen3ten 2021-4-7	104182	ffrontier 2021-5-25 17:06
[求助] modelsim使用do文件仿真的时候gcc命令无效	CMT99 2021-5-24	12214	A1985 2021-5-24 22:55
[转贴] 使用Haawking IDE 新建一个LED闪烁的工程	王钰 2021-5-24	02974	王钰 2021-5-24 20:56
[求助] spi-nor-flash中的read和fast read什么区别啊	851018986 2017-1-6	56110	sara9233 2021-5-24 16:07
[求助] smic18.v和smic18_neg.v这两个仿真库有什么区别啊？	dqwuf2008 2021-5-24	11648	artizei 2021-5-24 11:20
[招聘] ASIC设计总监-电源管理/音频方向	Alan.Kong 2021-5-21	22286	Alan.Kong 2021-5-24 10:14
[求助] 跪求Mentor HDL Designer Linux版本软件	鑫海宝贝 2021-5-23	01895	鑫海宝贝 2021-5-23 18:38
[原创] 请教虚拟机安装s+	atlandis 2021-5-23	02268	atlandis 2021-5-23 16:41
[求助] verilog代码的工业级开发标准是怎样的？	zqlv 2021-5-9	32464	zqlv 2021-5-22 22:13
[求助] 关于调用ISE自带IP核实现RS编解码 - [悬赏 5 信元资产]	lhbjcn 2021-5-22	22347	lhbjcn 2021-5-22 21:34

1 ... 136 137 138 139140141 142 143 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块