设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (170) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] DC lab1遇见的问题 ty_xiumud 2021-6-8 52522 ty_xiumud 2021-6-14 20:12
[求助] vivado综合加密代码的问题 hitten 2021-6-10 22611 hitten 2021-6-12 15:58
[讨论] 呼吁一下，讨论区还是大家发表一些自己工作遇到问题和思考，不要总是堆砌资料！ rosshardware 2018-7-25 53071 张子玉 2021-6-12 07:43
[求助] 各位大神 fpga远程在线升级怎么做呀 求指导谢谢 770498962 2018-6-15 84576 fengbohan1 2021-6-11 16:22
[求助] Xilinx ISE 仿真出错“Non-net variable cannot be connected to inout port fdata” zengshaoqing 2014-10-23 334252 guoguo166 2021-6-10 14:35
[原创] DVCon中国芯片设计与验证大会（上海） 新人帖 撑伞看星星 2021-3-17 43318 土豆烧牛肉WOW 2021-6-10 10:12
[原创] FPGA产权保护方案概述 WALI-123 2021-6-10 02241 WALI-123 2021-6-10 09:49
[原创] CPLD&FPGA开发与应用 kevin.yang0922 2021-6-9 02203 kevin.yang0922 2021-6-9 22:23
[求助] verilog 符号"->"是什么意思？ 大帅哥1989 2015-5-26 36462 wmyuestc 2021-6-9 21:14
[求助] 综合的时候如何才能不生成pvl,syn的文件 dqwuf2008 2021-6-9 31960 upsidedown 2021-6-9 17:22
[求助] 一个大型型号的DC综合问题 dqwuf2008 2021-6-9 21615 demonhunter 2021-6-9 12:52
[求助] 主从一体I2C的实现 新人帖 lan673131981 2021-6-7 22099 lan673131981 2021-6-9 11:24
[求助] 如何在haps-70 s24及bio1上编写一个流水灯 坚定的阿登纳 2014-6-29 73925 VearneLiu 2021-6-8 17:18
[原创] 请教大家EDA工具装在哪个linux系统比较稳定额？  ...2 atlandis 2021-5-29 155089 hitzhabc 2021-6-8 11:40
[解决] FPGA 管脚输入高电平，但是检测不到 fengbohan1 2021-6-4 32680 西西在冰城 2021-6-8 10:04
[讨论] 自己写的DDR2控制器（含PHY）在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】 精华3  ...23456..24 Timme 2012-8-10 239133677 芯星 2021-6-7 20:26
[招聘] 招聘FPGA工程师 新人帖 boland_2 2021-6-4 32397 芯星 2021-6-7 19:57
[原创] 提供基于fpga的mipi屏方案 chenlidong 2021-6-5 22109 芯星 2021-6-7 19:53
[招聘] 招聘FPGA工程师 boland_2 2021-6-4 22148 芯星 2021-6-7 19:49
[求助] 有关加扰与解扰的困惑？ 新人帖 prommes 2021-5-11 12211 student2010 2021-6-7 17:28
[原创] IC 设计 小白求助 verilog 新人帖 jia250113255 2021-5-31 32409 student2010 2021-6-7 17:11
[资料] 高速AD/DA接口 axpro 2014-9-14 411290 EE826405848 2021-6-6 02:16
[原创] vivado hls工程文件层级设计 新人帖 WALI-123 2021-6-5 02650 WALI-123 2021-6-5 22:01
[资料] 【版主提示：标题和附件不符】verilog设计中面积和速度的互换 新人帖 Ethanjiang 2021-6-3 22024 dqwuf2020 2021-6-5 10:13
有没有人用FPGA实现QR分解的？  ...2 coolxwang 2009-10-13 127652 爱飞的鸟 2021-6-4 19:22
[原创] verilog手册总结 dsg_hz 2021-6-4 01767 dsg_hz 2021-6-4 16:26
[转贴] 系统级芯片(SoC)的复杂设计选择：FPGA 新人帖 易灵思 2021-5-6 22259 易灵思 2021-6-4 15:20
[求助] 请教一下，TI 2837X系列CAN中的邮箱的问题 gongxiao 2021-6-3 01374 gongxiao 2021-6-3 10:21
[资料] HLS可综合systemC官方文档 mxmx 2019-4-3 84144 1072978274 2021-6-2 16:15
[求助] clocking Wizard IP核VCO问题 新人帖 sellie 2021-3-8 34769 erli 2021-6-2 15:36
[求助] verilog写的计数器出现负数怎么回事？ Mr.Jia 2021-5-31 73944 Mr.Jia 2021-6-1 19:30
[求助] 无锡 OR 苏州？ 新人帖  ...2 赵长有 2021-4-15 118326 Dyliner02 2021-6-1 18:40
[求助] 求altera cyclone iv的远程更新方案 wangjun403 2019-5-21 52739 liuliqiang 2021-6-1 16:24
[求助] xilinx DDR2 MIG 校准不能完成 yuhaijian0112 2014-4-9 44603 wangyingwei 2021-6-1 15:24
[求助] FPGA vivado linux烧录程序 yuwade3 2016-7-11 64813 ayamitek 2021-6-1 11:03
下一页 »
1 ...135136137138139140141142... 891下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-17 10:07 , Processed in 0.351052 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块