数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 284 285 286 287288289 290 291 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] DC如何调用自己写的IP核	nxl_sdu 2017-2-28	02177	nxl_sdu 2017-2-28 20:26
[求助] 请问有没有FPGA芯片本身设计流程的资料？基于Xilinx编译器的	helimpopo 2017-2-28	01369	helimpopo 2017-2-28 17:39
[求助] centos 下安装dc200809各种疑惑	kawang1992 2017-2-28	01925	kawang1992 2017-2-28 17:20
[求助] unsigned multiply accumulate 和unsigned multiply	2740710202 2017-2-28	01640	2740710202 2017-2-28 15:24
[求助] set_ideal_network和transition可以同时设置吗	dyytx 2017-2-21	22847	bornforhappy 2017-2-28 14:07
[求助] 在VCS中对FPGA设计进行仿真 ...2 3 4	misrig001 2010-12-7	3315730	shcet 2017-2-28 11:00
[求助] fpga无法配置	whllieying 2017-2-27	02033	whllieying 2017-2-27 22:20
[求助] fpga无法配置	whllieying 2017-2-27	02079	whllieying 2017-2-27 22:20
[原创] Blue Pearl Suite自动生成时序约束	bluepearl 2011-11-9	44434	raghuswill 2017-2-25 01:38
[求助] xilinx ip核ROM的使用小疑问	qiurijian 2017-2-22	32221	qiurijian 2017-2-24 20:36
[求助] 大家看看我该用哪个ip核心（有图）	qiurijian 2017-2-24	21735	qiurijian 2017-2-24 20:25
[求助] Xilinx 7系列 MIG for DDR3关于BL8的疑惑 ...2	怒放的_生命 2014-5-24	1312062	wantfly 2017-2-24 16:07
[求助] 求大神解答	mr.jerk 2017-2-21	33487	mr.jerk 2017-2-24 15:17
[求助] arria10 transceiver calibration clock用脚本更改source.	nan123chang 2017-2-22	22197	nan123chang 2017-2-24 14:04
[讨论] vivado中顶层模块如何处理管脚输入的clk和rst	daneast 2017-2-20	55739	crazyhertz007 2017-2-24 11:51
[求助] avalon总线关于burstcount的问题	xsqnk 2017-2-24	01587	xsqnk 2017-2-24 09:43
[求助] 在KC705上使用DDR3多端口存储器控制器	cri_汐月 2017-2-23	01403	cri_汐月 2017-2-23 16:43
[求助] FPGA SDRAM - [悬赏 30 信元资产]	jiang-- 2016-7-26	104822	jiang-- 2017-2-23 16:29
[求助] 使用HHY芯片88E1111连接zynq-7000，单向不丢包，双向丢包？	german010 2017-2-23	03486	german010 2017-2-23 14:21
[讨论] 7系列GTH仿真失败	shabbylife 2017-2-21	12223	shabbylife 2017-2-22 21:19
synopsys.Design.Compiler.2000.v5.nt 安装求助 ...2 3	widewin 2009-10-30	239775	54zzzz45 2017-2-22 19:52
[求助] 请问大家卷积码的生成多项式是不是有固定的格式呢？	xiangshunran 2011-11-28	76907	yongbinguo 2017-2-22 16:50
[求助] 晶振仿真的初始条件怎么加？	NKuc 2010-6-18	54621	Yoraining 2017-2-22 15:40
[求助] 7系列GTH仿真失败	shabbylife 2017-2-21	12141	shabbylife 2017-2-22 11:35
[求助] vivado中添加design文件时怎样自动关联相关源文件	daneast 2017-2-22	12243	silverwolfman 2017-2-22 11:30
[求助] Vivado 里面添加逻辑器件的问题	silverwolfman 2017-2-22	02265	silverwolfman 2017-2-22 11:27
[求助] 如何快速区分一个command是DC的还是PT的？	YoungZ1 2017-2-21	01898	YoungZ1 2017-2-21 21:35
[求助] Modelsim is exiting with code 211	ch_luqi 2012-10-23	36951	我有风衣 2017-2-21 15:29
[求助] 数字集成电路怎么学？	hlr1993 2017-2-21	01730	hlr1993 2017-2-21 15:16
[原创] 干货来袭，【明德扬】分享边缘检测工程，包括源代码，参考资料 ...2 3 4 5 6	mdykj33 2016-9-21	5115664	yongbinguo 2017-2-21 10:31
[求助] 关于modelsim se-64 10.4使用中的两点疑问	yariyari 2017-2-18	33310	yariyari 2017-2-21 09:25
[求助] vivado call depth limit怎么破？？（sv程序） - [悬赏 10 信元资产]	dreamflyings 2017-2-20	12703	vigorkylin 2017-2-21 08:24
[原创] 初学者入门利器-明德扬fpga视频教程大更新	mdykj33 2017-2-13	93435	老姚1992 2017-2-20 20:49
[原创] 明德扬资料大赠送----笔试面试必看FPGA视频 ...2 3 4 5 6..33	mdykj33 2016-2-16	32949081	老姚1992 2017-2-20 20:29
[求助] Vivado中修改IP核源代码的问题	a1253340505 2017-2-20	13489	菜鸟要飞 2017-2-20 16:12

1 ... 284 285 286 287288289 290 291 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块