在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
登录 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] DDR3的bank间乒乓操作问题  ...2 昶橙子 2017-1-19 107086 昶橙子 2017-2-14 16:09
[求助] 寄存器保留位?只读寄存器固定值? digital_ic_d 2017-2-14 53059 digital_ic_d 2017-2-14 10:55
[求助] SDSoC环境下如何搭建自定义的裸机平台? chenbeihp 2015-9-15 32981 sgphoto 2017-2-14 10:54
[求助] aurora 8B10B ip核设计 黎释注册 2017-2-14 02189 黎释注册 2017-2-14 09:43
[求助] 高价求购买DVB-T demodulator digital baseband IP Core 源码 matlabfpga 2017-2-13 01747 matlabfpga 2017-2-13 16:31
[求助] RAM 选择 as0920 2017-2-12 52927 runileking 2017-2-13 15:56
[原创] 后仿时得到两张网表,带PG和不带PG的,请问它们区别是什么 670687308 2016-10-18 27448 bornforhappy 2017-2-13 09:49
[求助] 关于使用Spartan6 GTP 进行数据互传时的错位问题  ...2 zhangjinyu 2015-6-9 136691 黎释注册 2017-2-13 09:19
[求助] 光纤通信aurora 8b/10b 黎释注册 2017-1-16 65444 黎释注册 2017-2-13 08:47
[原创] 有没有这种可能 gygyg 2013-7-19 53466 黎释注册 2017-2-13 08:45
[其它] Xilinx SATA Host控制器 axpro 2017-2-12 02622 axpro 2017-2-12 18:57
[求助] xilinx k7开发板电路图 whllieying 2017-2-12 12647 sme-ic 2017-2-12 17:23
[资料] 100 Power Tips for FPGA Designers - Stavinov, Evgeni.pdf  ...23 hstar 2012-11-28 269829 auspiciouschen 2017-2-11 18:25
[求助] dcm锁定 jfp_eda 2017-2-11 02067 jfp_eda 2017-2-11 16:44
[求助] altera ip核生成 adc123 2017-2-10 22399 adc123 2017-2-11 16:20
[讨论] IP Integrator可以怎样用? steeven_lee 2017-2-10 12421 steeven_lee 2017-2-10 01:03
[求助] AES解密算法的问题……  ...2 1920 2010-4-30 137067 DIANZIXIAOSHENG 2017-2-9 23:35
[求助] AXI总线 register slice??? digital_ic_d 2017-1-11 27920 DIANZIXIAOSHENG 2017-2-9 23:32
[求助] 求教大神们,FPGA 串并转换 ISERDES的问题  ...234 320070921971 2015-4-17 3913078 S900827 2017-2-9 21:46
[求助] 格雷码对比会有毛刺吗?  ...2 dyytx 2017-1-7 145902 lisely 2017-2-9 18:15
[求助] DC综合时,如何约束inout类型的端口? 1027199631 2017-2-9 03534 1027199631 2017-2-9 17:29
[求助] 数字滤波器FIR的采样率问题 tori128 2016-3-21 53914 ljczl 2017-2-9 17:27
[求助] 求助:基于FPGA的存储器测试算法实现 tt008e 2012-5-18 98290 caltech_usa 2017-2-9 16:59
[招聘] (广州)诚招FPGA硬件工程师 Dearamber 2016-6-7 64134 dogbear2245 2017-2-9 16:57
[求助] 数字下变频的ip核之Altera与Xilinx之对比 qiurijian 2017-2-6 42869 ljczl 2017-2-9 16:48
[求助] 是否可以用FPGA来完成? nicey73 2017-2-9 22201 ljczl 2017-2-9 16:47
[求助] FPGA与DSP之间的数据传输接口 qiurijian 2017-2-6 62675 dogbear2245 2017-2-9 16:40
[求助] 如何统计reg变量中1的个数 3008202060 2017-2-9 32653 ppoogood 2017-2-9 15:38
[原创] FPGA实现排序(中值滤波器设计) wmy367 2017-1-24 14330 越远 2017-2-9 11:10
[求助] UltraEdit如何配置Verilog环境  ...2 gateway91 2014-8-17 1811675 frank_chen203 2017-2-8 19:51
[求助] K7芯片的VCCINT和VCCAUX对地短路 541397129 2017-2-8 13095 runileking 2017-2-8 16:03
[求助] FPGA程序解读 duan1234 2017-2-8 02241 duan1234 2017-2-8 15:38
[求助] 设计中有verilog和VHDL两种语言,如何用nLint进行编码规则检查 dly541 2017-2-6 12441 dly541 2017-2-8 11:39
[求助] questasim仿真时wave和transcript失踪 daneast 2017-1-25 22555 daneast 2017-2-8 10:20
[求助] 关于FPGA实现STM64收发问题 sd040052 2017-2-6 42480 3008202060 2017-2-7 23:23
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-14 04:28 , Processed in 0.191743 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块