数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 288 289 290 291292293 294 295 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 混频	duan1234 2017-1-18	02519	duan1234 2017-1-18 17:15
[求助] JTAG烧写速率问题	无所谓 2017-1-18	03028	无所谓 2017-1-18 15:02
[求助] emmc与ufs在原理上的区别是什么？它们的command queue有何不同吗？	digital_ic_d 2017-1-18	02139	digital_ic_d 2017-1-18 09:46
[求助] 高速ad中JESD204B接口	电子悟空 2016-8-24	23543	320070921971 2017-1-17 23:33
[求助] Vivado2013.3在linux 64位系统下安装	tangxij 2014-2-18	23735	frank_chen203 2017-1-17 16:35
[求助] FPGA程序固化问题，急，急	无所谓 2017-1-17	75295	zhqhzj 2017-1-17 15:21
[讨论] 条件判断语句能否这样嵌套使用	daneast 2017-1-14	32327	Timme 2017-1-16 21:06
[求助] 一个奇怪的问题请教 ...2	zpsky 2016-12-19	114935	xiaogou1233 2017-1-16 16:48
[求助] 如何实现多输入单输出端口功能	sheerlala 2017-1-11	62772	飘渺仙 2017-1-16 13:53
[原创] 请教各位大神，xilinx FPGA DCM复位问题？	320070921971 2017-1-16	02344	320070921971 2017-1-16 12:47
[求助] FPGA对USB的读写问题	djqlyy 2017-1-16	01501	djqlyy 2017-1-16 11:09
[求助] testbench和RTL之间的时序问题	dyytx 2017-1-13	22208	haimo 2017-1-16 10:54
[求助] verilog 怎么把字符串一个字符一个字符发送	ok407371195 2017-1-10	82543	QQben 2017-1-16 10:47
[讨论] 为什么要用状态机，或者说什么情况下非用状态机不可！ ...2	rainwerstone 2017-1-11	126218	rainwerstone 2017-1-16 10:31
[求助] 关于FPGA逻辑电路所需要的时钟周期数的计算	feiyangbaxia 2017-1-11	73471	越远 2017-1-16 09:25
[求助] DMA传输中所遇到的问题	anytao 2017-1-9	22554	ahua089403 2017-1-15 23:08
[求助] verilog 写的串口在一个状态机里面，有一个寄存器无法执行赋值语句 ...2	ok407371195 2017-1-3	154600	ahua089403 2017-1-15 22:44
[求助] [求助]状态机跳转错误！	amabag 2017-1-15	02532	amabag 2017-1-15 21:08
[原创] ubuntu 14.04 64位系统安装IUS9.20 (32位软件）的问题和解决，已成功安装	wide_road 2016-3-16	13201	schsu1 2017-1-15 16:17
[求助] 如何用verilog hdl实现求数组的第k大	sheerlala 2016-12-26	63254	kuang123678 2017-1-15 14:51
[求助] XILINX FPGA复位	黎释注册 2016-12-19	83328	youyou_hua 2017-1-14 22:59
[求助] srio的收发接反了，可以反用嘛 ...2	mr.jerk 2017-1-10	115021	youyou_hua 2017-1-14 22:46
[讨论] FPGA中memory的应用——多通道共享缓存？？实际中的问题！！！ ...2	shiyinjita 2013-3-1	1813161	youyou_hua 2017-1-14 22:43
[求助] 用verilog如何编写一个既快速又省资源的整型开方函数呢？ ...2	maybeyang 2013-11-7	1111149	rainwerstone 2017-1-14 12:12
[调查] 请问，FPGA的应用在哪些领域占优势？	xyx_xt 2017-1-9	52926	rainwerstone 2017-1-14 12:09
[求助] Vivado综合后很多模块被优化	3008202060 2017-1-13	33855	3008202060 2017-1-14 08:35
请教如何使用HSPICE求电路中各节点的电容	fcc124 2007-5-4	86852	DPWM 2017-1-13 18:04
[原创] simvision可以看用来看netlist的电路图吗？	crazyradio 2017-1-13	02141	crazyradio 2017-1-13 16:33
[求助] FMC接口的PCB设计	盛夏de空城 2017-1-13	23346	盛夏de空城 2017-1-13 15:20
[讨论] xilinx FPGA时钟是怎样布线的	rainwerstone 2017-1-12	12403	tao2000 2017-1-12 16:59
[求助] 有没有人做过FIR多相下采样滤波器？为啥输入频率高会造成输出失真？	jingxinxiude 2017-1-10	22566	fascinate_lyd98 2017-1-12 11:05
[求助] 大家知道市场上有能产生1.8V的外接引脚的FPGA开发板吗？	天涯_0 2017-1-12	01598	天涯_0 2017-1-12 09:43
[求助] 关于FPGA下载bit文件错误的问题	feiyangbaxia 2017-1-5	53325	feiyangbaxia 2017-1-11 18:34
[原创] PCI接口项目承接	春野雪 2017-1-11	02004	春野雪 2017-1-11 16:23
[求助] timequest set_input_delay	whyyxn 2013-2-26	97152	gommy 2017-1-11 15:50

1 ... 288 289 290 291292293 294 295 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块