数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 287 288 289 290291292 293 294 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] quartus ii 调用DDR2 IP核时无法生成（已经完成破解获得ddr2的license0	529309659 2017-2-7	11884	t28user 2017-2-7 21:30
[求助] FPGA时序约束方面的资料xilinx	rainwerstone 2017-2-5	22459	sck1101 2017-2-7 20:21
[讨论] quartusii里面调用ddr2 sdram IP核的问题	gginhouse 2014-8-30	23217	529309659 2017-2-7 16:55
[求助] 简单的ALU求绝对值极值的请教	ldl8023 2017-2-7	22561	ldl8023 2017-2-7 16:48
[求助] IP 上电过程	紫云lyj 2017-2-7	01973	紫云lyj 2017-2-7 16:22
[原创] 请问PT功耗估测有多准？	atlandis 2017-2-7	11745	atlandis 2017-2-7 15:26
[求助] emmc问题求助，programming状态持续了600毫秒，咋办	maopaodeyu 2017-2-5	11729	sukong123 2017-2-6 17:43
[讨论] pcie 的参考时钟问题	yangweijlu 2017-2-4	39245	sukong123 2017-2-6 17:39
[求助] 新手上路，quartus II 15.0 的软件问题求助！！	zhang12232015 2017-2-6	22350	zhang12232015 2017-2-6 16:36
[求助] quartus中自己写的module如何与RS232IP通讯？	tombfw 2017-1-26	12618	t28user 2017-2-5 21:30
[求助] LVDS求助新人不懂	1252005989 2016-11-16	83150	yhmwjmm 2017-2-5 15:25
[求助] XILINX 除法IP核 4.0使用问题	foxconnwyb 2017-1-6	42500	yhmwjmm 2017-2-5 15:20
[求助] win10 系统中安装ISE14.5 xilinx USB Cable 驱动安装失败	wwj12521 2017-2-4	04799	wwj12521 2017-2-4 17:12
[原创] 请教tcon对于画异的处理	atlandis 2017-2-4	32371	atlandis 2017-2-4 17:09
[求助] 新手求助用的是QUARTUS II 15.0版本	胡志峰 2017-1-30	22581	lx2116 2017-2-4 15:57
[求助] 悬赏1000￥求助，cyclone IV，怎样才能从普通IO输入时钟到内部PLL - [悬赏 20 信元资产] ...2	fzfh1219 2016-11-12	118162	gubels 2017-1-28 01:59
[求助] Xilinx K7系列中OSERDES的问题	hansonsi 2014-4-24	714610	hanbenguang 2017-1-24 20:49
[原创] FPGA仿真多路数据流直接保存到文件	wmy367 2017-1-24	02304	wmy367 2017-1-24 15:47
[原创] Altera PLL时钟动态重配置简单实现	wmy367 2017-1-23	12569	akira2009999 2017-1-24 13:23
[招聘] 私活找精通matlab做通信方面的同学，赚外快喽	chenwen3678 2017-1-24	02130	chenwen3678 2017-1-24 10:38
[求助] PCIE3.0的DMA测试中同时读写内存，完成包会丢失	挂在天边的鱼 2016-6-24	32729	MElik003 2017-1-23 20:16
[讨论] ddr3 mig使用时app_rdy的疑问 ...2	daneast 2017-1-12	159497	daneast 2017-1-23 09:32
[原创] 新书《深入理解Altera FPGA 应用设计》出版倒计时 ...2 3 4 5 6	coyoo 2013-12-24	5526135	hero10844 2017-1-23 08:53
[求助] DDR3读数据速度过低	tcswyy999 2015-6-15	65034	daneast 2017-1-22 16:06
[求助] altera的时钟原语	谁枫而飘 2017-1-19	33612	谁枫而飘 2017-1-21 22:29
[求助] IUS9.2 在ubuntu11.04 下安装不成功 ...2	hqhjj 2011-6-28	115911	schsu1 2017-1-21 00:08
[讨论] 既然FPGA在信号定义时可以赋初值，那为何设计中还需要复位信号？ ...2	笑陵韵 2016-11-21	165858	rainwerstone 2017-1-20 16:21
[求助] verilog的一维数组赋值问题请教各方豪杰	xy131368 2017-1-6	73605	xy131368 2017-1-20 15:44
[求助] Scaler verilog	明天，你好1 2016-12-27	12712	dogbear2245 2017-1-20 13:29
[求助] 求助USB OTG的代码	aiqiongqiong 2017-1-17	12239	likecoffee_abc 2017-1-20 11:11
[求助] 求推荐 FPGA 画时序图的软件	rainwerstone 2017-1-11	43035	fkrhenryolanga 2017-1-20 03:14
[求助] gtx，118和115的参考0和参考时钟1都接了，那么117和116还用接嘛？型号是k7—325t	mr.jerk 2017-1-17	43341	fkrhenryolanga 2017-1-20 03:08
[求助] vivado下找不到SPI的IP核	挂在天边的鱼 2017-1-19	02404	挂在天边的鱼 2017-1-19 22:21
[求助] 请教FPGA用SRIO通信时Doorbell发送和响应检测的问题 ...2 3	212dahai 2014-10-25	2312324	fwfjndx 2017-1-19 15:03
[求助] SDK Error: Could not find frame base for " < Function Name > "	li869725671 2017-1-18	01686	li869725671 2017-1-18 20:31

1 ... 287 288 289 290291292 293 294 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块