数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 411 412 413 414415416 417 418 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 急求verilog编译错误” declaring global objects is a SystemVerilog feature“ ...2 3	inet2012 2011-12-1	2035886	hahalucky 2015-3-25 16:40
[求助] Xilinx的PLL问题	求学求知 2015-3-24	72730	huangxjmail 2015-3-25 15:10
[求助] 关于system generator 安装问题，找不到高版本的下载地址啊！哪位大神指点一下吧~	黄金23 2015-3-23	22636	黄金23 2015-3-25 13:58
[求助] system verilog 学习教材 ...2	huangxjmail 2015-3-19	104478	huangxjmail 2015-3-25 10:02
[求助] vivado加入ip	fengzhepianzhou 2014-10-14	54089	lijinling33 2015-3-25 09:59
[求助] Xilinx的PLL问题 ...2	求学求知 2015-3-24	115092	xduryan 2015-3-25 08:59
[求助] K7 FPGA pcie core仿真	xduryan 2015-3-24	22947	xduryan 2015-3-25 08:57
[原创] ASK调制	愤怒的呼呼 2015-3-23	32419	glace12123 2015-3-25 00:21
[求助] ise+synplify的问题 ...2	sxtz531 2015-1-27	106306	sxtz531 2015-3-24 23:00
[求助] 乘法器 IP核	冬天之后 2015-3-24	01547	冬天之后 2015-3-24 22:35
[求助] xilinx mmcm的时钟补偿问题	xduryan 2015-3-24	12329	xduryan 2015-3-24 20:25
[求助] 求教xilinx mmcm设置时的Input Jitter	xduryan 2015-3-24	03174	xduryan 2015-3-24 20:10
[求助] 新手求助，如何实现ARM与DSP+FPGA通信 ...2 3	kevin83317 2012-1-21	2313471	米女 2015-3-24 14:25
[求助] design compiler安装问题	junfeng18106 2015-3-24	01520	junfeng18106 2015-3-24 08:43
[求助] pcie x4速度问题	sally050119 2014-3-17	89154	glace12123 2015-3-24 01:21
[求助] V6 MIG的使用问题 ...2	dkjhl623 2014-2-8	116595	Y.R.Wan 2015-3-24 00:14
[求助] questasim 10.0 破解	冬天之后 2015-3-23	11846	冬天之后 2015-3-23 23:03
[求助] xilinx pci-e core 仿真	guuch 2014-3-24	53841	xduryan 2015-3-23 22:54
[求助] 用fpga做个微处理器	神会眷顾笨小孩 2015-3-23	12249	神会眷顾笨小孩 2015-3-23 22:45
[求助] 如果我有四个模块式级联的，然后我能不能让他们流水线的工作？	unionten 2015-3-15	82688	unionten 2015-3-23 18:43
[求助] 做ASIC验证的进来发表一下意见	jiangcx009 2015-3-23	12016	A1985 2015-3-23 17:31
[求助] 关于xlinx fpga 高性能时钟HPC	xduryan 2015-3-23	01356	xduryan 2015-3-23 17:01
[求助] quartus仿真原理图总是出错	qd0090 2015-3-23	02157	qd0090 2015-3-23 16:49
用Verilog实现PID控制的程序怎么编写	zhiweiwu 2006-7-14	511380	polozpt 2015-3-23 16:40
[求助] ise13.1综合后布局布线错误	dlutcheng 2012-7-24	52947	lanlongfa 2015-3-23 16:22
[求助] Xilinx ISE12.1SPI 的IP核不让用，怎么办？	chen.terry 2012-5-5	42699	lanlongfa 2015-3-23 16:17
我应该往那个方向发展？ ...2 3 4	linhaiqing60 2009-2-25	309572	lanlongfa 2015-3-23 16:03
[求助] quartus 的仿真问题请教	qd0090 2015-3-23	02047	qd0090 2015-3-23 15:47
[求助] 用vhdl进行altera fpga开发会遇到问题么？	qd0090 2015-3-23	01850	qd0090 2015-3-23 15:26
[求助] Altera中的约束究竟对于fitting有没有作用？	yyaoecit 2015-3-22	63062	yyaoecit 2015-3-23 13:50
[讨论] 何去何从----一个FPGA工程师的困惑 ...2	misrig001 2011-2-26	199597	tjuspring 2015-3-23 13:13
[求助] 求ise14.7的破解licence	king_slasher 2015-3-13	22325	daviehj 2015-3-23 11:37
[求助] modelsim 后仿出错	zengshaoqing 2015-3-18	22326	xduryan 2015-3-23 11:28
[求助] xilinx中调用gmac ip核，在发送巨型帧的时候crc检验报错，有没有办法解决	angel会飞的蜗牛 2015-3-23	26834	angel会飞的蜗牛 2015-3-23 10:12
[求助] 夏宇闻课后题的一道题，求指教为什么是答案5呢	qiuyechenxing 2015-3-22	22446	qiuyechenxing 2015-3-23 10:02

1 ... 411 412 413 414415416 417 418 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块