在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
登录 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 请教encounter8.1是否安装ncprotect? atlandis 2015-3-12 11078 atlandis 2015-3-18 10:11
[求助] NCverilog问题 yuanjiahong 2015-3-17 12350 A1985 2015-3-18 09:06
[原创] 求助:synopsys design_ware的IP综合问题 chenzhao.ee 2011-4-8 89063 土豆烧牛肉WOW 2015-3-18 09:03
[求助] NCverilog问题 yuanjiahong 2015-3-17 12191 muzilinvkouyue 2015-3-18 08:53
[求助] Xilinx FPGA的JTAG配置方式和PROM配置方式的问题 xiamengxtu 2014-10-11 55987 icey09 2015-3-18 08:16
[原创] 我想用verilog编写一个求信号功率的程序 xuxu109 2015-3-17 01925 xuxu109 2015-3-17 21:43
[求助] altera器件兼容性问题 sea_83 2015-3-17 02154 sea_83 2015-3-17 18:12
[求助] 25个输入数据需要求前N个最大值(有序),FPGA怎么实现比较好 VINCENT-XIAO 2015-3-17 12117 A1985 2015-3-17 16:37
[求助] xilinx边界扫描 无法扫描到硬件 是什么问题? dushuaihu 2015-3-17 02248 dushuaihu 2015-3-17 11:09
[求助] 想从FPGA切入到IC设计工作,不知道我应该为了面试看点什么书 dongzhiL332 2015-3-17 11836 richardxingxing 2015-3-17 09:43
[解决] FPGA配置时间请教 qd0090 2014-1-7 84248 icey09 2015-3-16 14:31
[原创] 温度传感器DS18B20逻辑设计 wh_zyh 2015-3-16 13572 574920045 2015-3-16 13:00
[求助] 新人求助,做聚类算法选择什么FPGA? predator_leo 2015-3-15 01995 predator_leo 2015-3-15 22:44
[求助] 请教ddr2中不同的die, 是什么意义? leasor 2015-3-15 01958 leasor 2015-3-15 18:58
[求助] 做超声相控阵测距 FPGA怎么选择 darksnipers 2015-3-14 22471 alienwarexie 2015-3-15 14:22
[求助] 求助!关于FPGA和DSP之间的SRIO互连问题!请各位大神指点! mangge232 2013-4-9 57353 zqlxinyu 2015-3-15 14:21
[求助] 在RHEL6.4上安装quartus13.0时.run文件运行不起来 海阔天空hou 2014-12-22 22088 不死的火焰 2015-3-15 12:26
[求助] ncverilog可以仿vhdl吗  ...2 wumingxuer 2013-3-1 116168 maxstone 2015-3-15 12:01
[求助] 关于DE1-SOC地址访问问题 cceejrl 2015-3-15 02332 cceejrl 2015-3-15 10:24
[求助] 数字移相电路 ctheseus 2015-3-9 52454 xiaolongjiang 2015-3-15 09:29
[求助] 处理器的通过率 lvfeihi 2015-3-14 01965 lvfeihi 2015-3-14 22:55
[求助] 今天一家公司的笔试题目(数字IC前端)请教  ...23 hfyfpga 2014-10-25 298569 zzsok 2015-3-14 22:10
[求助] 高速电路和低速电路再设计时 思维上最大的不同是什么 我擦泪 2015-3-13 22582 我擦泪 2015-3-14 10:40
[求助] 请教PCI9054读写的问题,求大神帮忙 nightwish127 2013-8-5 24197 yuejianmin 2015-3-13 13:05
[求助] Verilog综合遇到的这样的警告如何处理 小金豆 2015-2-11 93258 418478935 2015-3-12 23:06
[求助] 菜鸟请教切割流水线问题 我擦泪 2015-3-1 82614 418478935 2015-3-12 22:33
[求助] FPGA里面怎么实现时钟可调呢? walkingsun 2015-3-6 42401 418478935 2015-3-12 22:33
[求助] verilog 模块之间数据共享问题?--拜年啦  ...2 VINCENT-XIAO 2015-2-17 178889 dada021 2015-3-12 21:05
[求助] verilog面试该怎么准备?  ...2 careywang1991 2015-1-12 146523 dada021 2015-3-12 21:04
[求助] VHDL 语言中如何不增加端口 而直接把底层文件的端口引上来 downeysoul 2015-3-6 52998 polozpt 2015-3-12 20:55
[求助] 关于AHB的burst类型,有点问题请教。 幻想我存在 2015-3-12 01707 幻想我存在 2015-3-12 19:48
[求助] 在28nm以下这种工艺中,哪种功耗是占最大比例的啊 我擦泪 2015-3-11 32043 我擦泪 2015-3-12 19:14
[原创] verilog P31014036 2015-2-2 84709 heyitsyou 2015-3-12 17:00
[求助] DC如何使用GTECH库中指定的cell desertpoplar 2014-8-18 33647 ao.xang 2015-3-12 16:51
[求助] JTAG接口的连接问题(了解JTAG接口标准的请进) fanny_haiyun 2015-3-2 22658 heyitsyou 2015-3-12 16:49
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-19 00:05 , Processed in 2.671372 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块