数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 414 415 416 417418419 420 421 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[活动] 9月21日赛灵思将联合依元素在武汉举行为期一天的免费培训活动 ...2	jackzhang 2012-9-9	116201	heyitsyou 2015-3-12 16:46
[求助] system verilog 采用modelsim编译类问题	myhedwig 2015-3-4	32560	heyitsyou 2015-3-12 16:44
[原创] Verilog问题	zuonan1985 2015-3-9	32498	heyitsyou 2015-3-12 15:58
[原创] 菜鸟关于verilog中函数调用的问题	lsfzlj 2015-3-7	53320	heyitsyou 2015-3-12 15:56
[原创] 请教，ncprotect	atlandis 2015-3-12	01341	atlandis 2015-3-12 15:50
[求助] EDI10破解失败	atlandis 2015-3-11	21999	atlandis 2015-3-12 15:28
[原创] 请教EDI12安装	atlandis 2015-3-10	42287	atlandis 2015-3-12 15:27
[求助] 关于if和case语句 ...2	linghuqiubai 2015-2-15	165955	linghuqiubai 2015-3-12 15:24
[求助] 请删帖	hzqianzebin 2015-3-11	11841	alienwarexie 2015-3-12 13:01
[求助] forte CYNTHESIZER怎么才能吃fpga的库呢	boxer188 2015-3-12	01601	boxer188 2015-3-12 10:24
[求助] 一个时间程序的例子里面的一个信号量的变化不能理解	ZHANGHUAFENG 2015-3-9	42984	xiaolongjiang 2015-3-12 09:50
[求助] 关于emac ， GTP,SFP+的问题	king_slasher 2015-3-12	02072	king_slasher 2015-3-12 09:28
[求助] 求助dc中如何修正reset经过组合逻辑之后的fanout	tozibam 2015-3-11	12334	cutfor 2015-3-11 20:02
[求助] systemverilog与断言	liu1246661914 2015-3-11	22004	A1985 2015-3-11 18:00
[求助] 哪里有microblaze的demo	sgg19964 2015-3-11	12089	gygyg 2015-3-11 15:55
求VLSI数字信号处理系统设计与实现（英文影印版）的电子版 ...2	u571 2008-5-19	146551	huili2011 2015-3-11 15:32
[讨论] ddr2写数据问题	董小三 2015-3-11	11584	ALSIEJ 2015-3-11 15:16
[原创] 请教ncprotect	atlandis 2015-3-6	12480	atlandis 2015-3-11 14:41
[求助] MIG仿真如何跳过初始化	linghuqiubai 2015-3-10	32323	linghuqiubai 2015-3-11 09:41
[求助] MEMS电容的verilog A程序	hope斐 2012-7-31	12550	buildgates 2015-3-11 09:39
[求助] block ram的读写	sunnysasha 2015-3-10	01335	sunnysasha 2015-3-10 23:41
[讨论] MEMS电容加速度计的电学模型	hope斐 2012-9-11	22774	buildgates 2015-3-10 21:11
[求助] C8051F120+CY7C68013A输出数据正常输入数据全是0	pupengpu 2014-8-25	13653	pmp1111 2015-3-10 20:21
[原创] 小弟写的台历程序，请各位前辈批评指正	cyberly 2012-10-27	52672	dannychk 2015-3-10 14:58
[求助] 请问各位大声，nios11老师出现”undifine reference to main“是什么原因啊	careywang1991 2015-3-10	01670	careywang1991 2015-3-10 12:51
[求助] 【求助】数字IC设计中那些工具平台的选择	chanjoe525 2015-3-9	12306	towardt 2015-3-10 09:31
[求助] 有“求最大值”的ip核吗？	VINCENT-XIAO 2015-3-7	43426	glace12123 2015-3-9 23:44
[求助] 关于AXI接口slave模块的时序验证	huanyangyu 2015-3-7	43471	glace12123 2015-3-9 23:38
[求助] Xilinx FPGA的资源报告里的单词都是什么意思？（加红）	zhuyuefeng2009 2015-2-28	36004	fj773 2015-3-9 22:38
不错的论文SIGMA DELTA	analog_zyl 2007-6-9	32903	jeffej 2015-3-9 22:12
[解决] chipscope 使用问题	liaolianguiq 2010-1-3	69987	坚脑筋 2015-3-9 19:50
[求助] sigma-delta modulator输入直流的问题	daojianxiaohyf 2012-3-6	23684	jeffej 2015-3-9 16:05
[求助] FPGA中的差分时钟端口是啥意思，为什么说要尽量用差分时钟？	unionten 2015-3-3	84623	menghuan313333 2015-3-9 15:53
[求助] system verilog 中copy函数的疑问	myhedwig 2015-3-5	62465	myhedwig 2015-3-9 13:44
[求助] 请各位大神推荐下学时序分析的资料，不胜感激！！！！	careywang1991 2015-3-9	01465	careywang1991 2015-3-9 13:26

1 ... 414 415 416 417418419 420 421 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块