数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 562 563 564 565566567 568 569 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] usb phy中的问题	315004910 2012-11-7	02121	315004910 2012-11-7 10:33
[讨论] 信号赋值	574920045 2012-11-7	02195	574920045 2012-11-7 09:31
关于MODELSIM6.0的一个问题	wjx197733 2004-9-15	53574	xhuwlj 2012-11-7 02:21
[求助]ModelSim SE 6.0安装文件	Jakyshark 2005-11-21	13866	xhuwlj 2012-11-7 02:17
求modelsim se 6.0教程	小梅子 2007-3-30	54042	xhuwlj 2012-11-7 02:13
[讨论] Block RAM输出寄存会占用slice中的寄存器吗？	挂在天边的鱼 2012-10-23	64841	挂在天边的鱼 2012-11-6 22:31
[讨论] 一个奇怪的verilog语法	my2817 2012-11-6	05750	my2817 2012-11-6 22:25
[求助] 求助！virtex-4 开发板上芯片时序特性是在哪个文档里，音频采样是用的哪个芯片？ML402	zwl6600233 2012-11-6	01897	zwl6600233 2012-11-6 22:02
[讨论] Altera FPGA 仿真分类	cyberly 2012-10-31	52983	fuyaolong 2012-11-6 21:43
[求助] 大家帮我看看这个verilog代码哪里错了？？？	xkxaut0701 2012-11-6	52841	飞扬紫百合 2012-11-6 18:00
[求助] fft ip核	fallysun 2012-11-6	03069	fallysun 2012-11-6 16:15
[求助] Modelsim 的PLL仿真出现问题（内容见帖子）	csba5201989 2011-4-6	410020	jack123jj 2012-11-6 16:12
[求助] DC综合遇上冲突问题，求解决	moodangel 2012-11-5	84707	moodangel 2012-11-6 16:07
[求助] fpga 视频处理	j200681106 2012-11-5	53008	duan_dzj 2012-11-6 15:22
[求助] 降速处理	kangm 2012-11-5	63331	kangm 2012-11-6 14:36
[求助] 求助MP3 decoder VHDL@Spartan6	sctracy 2012-11-6	13715	arccosx 2012-11-6 13:27
[求助] xinlinx v4-60的Fpga的ddr 接口怎么做？	hunk_yang 2012-9-18	42825	daisyzeng0407 2012-11-6 11:25
[求助] RTL原理图中，WideOr不能引出三根线吗？	cyberly 2012-11-5	74177	cyberly 2012-11-6 00:22
[讨论] 请教512个数相加的verilog代码，如何循环简化？急急	dong_chun_xiao 2012-10-25	44756	Sandeman 2012-11-5 22:37
[求助] PAD 的VD33连接到VSS上的问题	zuoyedeyu 2012-11-5	12515	rainoffire 2012-11-5 22:16
[求助] 请教一下，AD芯片中的MU delay是什么意思？	wjhdmmm 2011-10-26	22899	whr701 2012-11-5 21:42
[求助] 如何配置RTL8111B的千兆和百兆？其EEPROM如何设计？万分感谢！	zhicc 2012-10-29	54822	zhicc 2012-11-5 19:50
[讨论] FPGA（IC）设计中用到的软件	gongwen 2012-7-27	43310	zgj07 2012-11-5 18:08
[求助] 会写一些常见的驱动和小的project，请问下一步该学点啥？	cyberly 2012-11-5	02681	cyberly 2012-11-5 17:58
[求助] 关于Matlab 2010a调用Quartus 11.1sp2中SignalTap II采集数据问题	zzkkelley 2012-11-4	27863	zzkkelley 2012-11-5 15:50
[求助] 工程模块替换	574920045 2012-11-3	43151	xkxaut0701 2012-11-5 14:08
[求助] 总线的数据如何写入啊？不是用assign ()?a:b么	bookbike 2012-11-5	22112	bookbike 2012-11-5 11:58
[求助] ngo文件的使用 ...2	574920045 2012-9-17	1413976	xkxaut0701 2012-11-5 11:18
[求助] sensor+fpga+gige	tangate 2012-11-4	02113	tangate 2012-11-4 21:56
[求助] 统计register 消耗37%,LUT消耗 46%，“最坏”情况是否是占73%	yangchao1t 2012-10-21	39292	張境 2012-11-4 16:01
[求助] 有没有简单的方法写译码器啊？ ...2	bookbike 2012-11-1	124776	bookbike 2012-11-4 10:50
[求助] modelsim 10.1b用老的XX不管用了 ...2	tedazsx 2012-5-22	127360	corocolo 2012-11-4 02:27
Modelsim6.5 + ISE10.1 时BlockRam仿真怎么看不了数据 ...2	wuliao311 2009-5-6	157782	corocolo 2012-11-4 02:25
[求助] Quartus II可以不设置tsu,tco,tpd,th吗	wyardt 2012-10-30	95085	nono2000 2012-11-3 21:07
[讨论] verilog语言~~~	xiaoyunvsmm 2012-10-31	52689	j200681106 2012-11-3 20:11

1 ... 562 563 564 565566567 568 569 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块