在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
登录 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] modelsim6.5仿真结果有误,花了很长时间无法解决 sanger0201 2011-11-4 42024 孑然儿 2011-11-24 10:47
[求助] Failed to find 'count10' in hierarchical name /count10. 284294022 2011-11-23 23712 284294022 2011-11-24 08:44
[求助] 我的modelsim 6.5怎么最后输出不了波形呀? 418478935 2011-4-25 94336 tomatowo2 2011-11-23 21:23
[求助] Quartus ii hex文件 l2002924700 2011-11-23 23401 l2002924700 2011-11-23 19:55
[求助] scaler算法 adu5229543 2011-11-18 26057 cynicalyu 2011-11-23 17:40
[求助] 基于FPGA的滤波器难么? mazama 2011-11-22 62393 laokai 2011-11-23 16:42
[求助] HDMI发送器色域转换处理 icemanlv008 2011-11-23 02181 icemanlv008 2011-11-23 16:36
[讨论] 有谁能提供一个和通信相关的数字集成电路设计的毕设方向 小树 2011-11-23 21985 down_load 2011-11-23 16:32
[求助] xilinx fir ip core系数可重载 系数个数问题 110500623 2011-9-20 22377 qiujian333 2011-11-23 15:05
[求助] ISE12.4 编译卡在rout smolfy 2011-11-7 32244 clean_water 2011-11-23 14:26
[求助] 将FPG内部的信号通过管脚输出给外部相关器件的时候怎么进行时钟锁存呢 走走停停 2011-11-23 43019 buley 2011-11-23 14:01
[求助] ncverilog的最新版本? Jerry_yx 2010-11-12 84868 friendship77 2011-11-23 07:53
[讨论] 请求verilog高手指点程序问题!!!  ...23 jeamie 2011-11-3 2613241 xiaoli055 2011-11-23 01:29
[求助] 三十岁了学习fpga还来得急吗  ...23 wxyj789800 2011-10-24 249912 buley 2011-11-22 23:34
[求助] dc综合的时候CLOCK和复位信号不加BUFFER,对时序没有影响吗? addr 2011-10-30 54506 coolluoyi 2011-11-22 22:39
[求助] 请问基于FPGA的本科毕业论文的选题? mazama 2011-11-19 84384 syf1088 2011-11-22 18:56
[求助] 急急急!硬件实现LZW无损数据压缩的IP或产品有哪些??? red_hat 2011-11-15 23612 red_hat 2011-11-22 18:37
[求助] 问下下列 软件的用途 organe 2011-11-22 03073 organe 2011-11-22 16:57
[讨论] 做前端真的比较有前途吗?  ...234 追天鹅的青蛙 2010-12-1 3014435 kalote 2011-11-22 14:50
full_case parallel_case the Evil Twins of Verilog Synthesis wjccentury 2009-3-21 32650 zqh1971 2011-11-22 10:59
[求助] VHDL状态机描述 blair 2011-11-17 42324 catcat_2 2011-11-22 09:51
[求助] 求助:VHDL实现30个周期的循环,如何实现 笑语嫣然 2011-11-21 32426 暴弱了 2011-11-22 09:27
[求助] 怎样得到一个窄脉冲  ...2 shxr 2011-11-16 155044 A120 2011-11-22 09:21
[求助] 支持IIC协议的Slave器件是沿采样还是电平采样? KevinIC 2011-11-17 77596 kalote 2011-11-22 09:00
[求助] spartan 6 warning HDLCompiler:89 qd0090 2011-11-19 33296 xmffsf 2011-11-21 17:24
[求助] 一个四级的Mux,其中第二级信号为关键信号 如何改善timing? 4k_hhc 2010-9-2 79710 bunengwang 2011-11-21 13:57
[求助] 请高手指教一个简单问题 西北望射天狼 2011-11-21 22624 older123 2011-11-21 12:27
[讨论] 大家都来说说数字IC设计中MOS管的衬底都有哪些处理方法 xlyang0211 2011-11-21 02816 xlyang0211 2011-11-21 12:11
[求助] 新手求助,复位后程序失效 mazama 2011-11-20 42383 这人很烦 2011-11-21 11:22
[求助] 有关 altera FPGA配置问题 - [悬赏 150 信元资产] taoying 2011-11-16 63376 taoying 2011-11-20 15:42
[求助] 求大牛们,公司中用到niosII了吗  ...23 sara0830 2011-11-9 248118 mayberain 2011-11-20 13:07
[求助] 掌握基本时序逻辑电路的实现 求助 千牛卫 2011-11-19 72766 taluopai 2011-11-20 10:31
[求助] verilog里面的RAM的初始化问题  ...23 greenhope 2011-5-23 2019161 iloveladygaga 2011-11-19 18:09
[求助] 请问哪里有RMM这本书的英文原版下载? orientview 2011-11-17 21880 iloveladygaga 2011-11-19 17:59
[原创] 请教大家,从FPGA工程师转为ASIC工程师 orientview 2011-11-17 93769 iloveladygaga 2011-11-19 14:24
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-12 11:21 , Processed in 0.358195 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块