数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 627 628 629 630631632 633 634 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] FIFO 的小小疑问求各位大侠指教	leomeng 2011-12-13	42427	zhanjunyi 2011-12-14 21:43
[原创] Technology map viwer post fitting	emlair 2011-12-11	43139	zhanjunyi 2011-12-14 21:42
[求助] 传输门中晶体管衬底是怎样连接的，还有数字电路中MOS管的衬底是怎样接的	zhouweiscut 2011-12-14	36688	zhanjunyi 2011-12-14 21:39
[求助] 过程连续赋值问题	neogeo3721 2011-12-14	64389	zhanjunyi 2011-12-14 21:34
[求助] buffer ram fifo比较和应用	hattic 2010-3-11	611010	zhanjunyi 2011-12-14 21:32
浅谈VHDL/Verilog的可综合性以及对初学者的一些建议 ...2	zhouhong 2009-2-27	104983	zhanjunyi 2011-12-14 21:31
[求助] verilog 16进制译码难题解决 ...2 3	older123 2011-11-30	258847	older123 2011-12-14 19:25
[求助] time quest	emlair 2011-12-13	32302	emlair 2011-12-14 13:15
[求助] 关于FIFO延时以及移位寄存器的疑问，请高手指教！	shenqizhiren 2011-12-13	44192	qlengyu 2011-12-14 08:35
[求助] 万事开头难	zbtian 2011-12-12	53740	liujian_2009 2011-12-13 23:46
[求助] 急求助！quartus工程的时序问题	xiaoli055 2011-12-13	22733	johnnyluck 2011-12-13 21:10
[求助] 初学者verilog仿真小问题	wlyj000 2011-12-12	52477	johnnyluck 2011-12-13 21:05
[求助] 请教如何在Quartus中对系统内的子模块单独添加时序约束？	dongdavis 2011-12-13	34015	jack888518 2011-12-13 16:47
[求助] 求助，红色飓风2代研发板的原理图+pcb图	anqi2125 2011-12-13	03493	anqi2125 2011-12-13 16:14
[讨论] dve question	fengzhishang58 2011-12-13	07988	fengzhishang58 2011-12-13 10:14
[求助] 求助：ASIC代码写完，综合之前要做些什么工作 ...2	sara0830 2011-12-12	125751	dongdong214 2011-12-13 03:04
[求助] ise 13.1 编译仿真库warning，求助 ...2	qd0090 2011-5-14	106635	lstarsoul 2011-12-12 21:16
[求助] quartus里面有一些time-limited megafunction	orientview 2011-12-12	02047	orientview 2011-12-12 20:52
[求助] verdi使用求助	l2002924700 2011-12-12	02777	l2002924700 2011-12-12 19:47
[求助] Quartus编译后查看FMAX报告，求指导	sara0830 2011-6-24	87555	skytang007 2011-12-12 17:17
[求助] 请问大家关于questasim的问题	raymond1989 2011-12-12	33359	xxit 2011-12-12 17:04
[求助] quartus ii 11.1增量编译的打开选项没有了，怎么回事？	kaiseradler 2011-12-11	34168	fuyaolong 2011-12-11 21:19
[讨论] time analyzer	emlair 2011-12-11	12294	buley 2011-12-11 20:52
[求助] 比较器的延时问题	qingweisan 2011-12-10	49194	qingweisan 2011-12-11 09:44
[求助] fft ip核使用	fengche2012 2011-12-10	02093	fengche2012 2011-12-10 16:20
[求助] Quartus 对用符号reg的综合能力?	zongkai2003 2011-12-6	63098	freshair_eet 2011-12-9 18:50
[求助] vhdl里面怎么实例化smic lib里面的cell?	chenzhao.ee 2011-12-8	11976	lhy217 2011-12-9 13:16
[求助] 问一下mips cpu的问题，，希望有人回答一下	cocoqoo 2011-9-12	53470	running 2011-12-9 09:35
[求助] THS8135 配置	zixuan1982 2011-12-8	01938	zixuan1982 2011-12-8 16:58
[调查] 求购智能存储器？	msr2573 2011-12-8	02209	msr2573 2011-12-8 16:17
[求助] 急请求高手指点：verilog中if条件识别不了是什么原因？？？ ...2	jeamie 2011-11-21	189836	jiangyq 2011-12-8 16:15
[原创] 请问怎么hack zero-delay的gate sim用的library?	nicholas08 2011-12-7	84597	peppermint 2011-12-8 15:51
[原创] Xinlinx的PCIE内核要怎么样才能使用？？	txd208 2011-12-7	22759	txd208 2011-12-8 09:07
[求助] Σ-Δ滤波器的设计问题	shuanghx 2011-12-7	32600	qinlongdwtdx 2011-12-8 00:00
[求助] 谁用passive serial方式配置过cyclone III?	orientview 2011-12-7	02003	orientview 2011-12-7 21:59

1 ... 627 628 629 630631632 633 634 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块