数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 629 630 631 632633634 635 636 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 工艺库里的buffer和delay有啥区别呀	shxr 2011-6-22	74759	SKILLER 2011-12-2 16:06
[求助] SDK bootloader失败	smeiyang 2011-12-2	02330	smeiyang 2011-12-2 15:46
[原创] 研究生答辩需要的资料	oli 2011-12-1	22299	eagle654321 2011-12-2 13:30
[求助] 求助！急	zxk1988 2011-12-1	92894	zxk1988 2011-12-2 09:03
对DCM使用的理解(转贴)	32kmcu 2005-10-12	67408	ilzyxy 2011-12-2 08:58
[求助] Spartan 6 BLVDS问题	110500623 2011-12-1	12226	laokai 2011-12-1 23:26
[求助] verilog高手进，求助	zcspring 2011-12-1	31673	aflly 2011-12-1 22:24
[讨论] 数字接收机码元同步探讨,也称位同步	laokai 2011-12-1	12379	laokai 2011-12-1 21:47
[求助] 异步fifo程序问题求大神指导 ...2	lixuecheng 2011-11-28	115189	jack888518 2011-12-1 21:35
[求助] 学习数模混合芯片设计怎么开始	hawaii_e 2011-11-25	22538	eagle654321 2011-12-1 14:04
[求助] 求助一个程序 ...2 3	tangyutao 2011-11-29	208258	remnant 2011-12-1 14:03
[求助] 谁能提供一个DRR2 controller的使用指南啊？	orientview 2011-11-25	11797	eagle654321 2011-12-1 14:00
[求助] 凹凸面试合同 ...2	fanda100 2011-10-19	158162	dongdong214 2011-12-1 10:57
Synopsys LEDA可以检查指定路径的情况吗？	odingo 2009-11-9	22753	conghung2012 2011-11-30 21:35
[求助] 求教高手:modelsim里如何仿真有初值的RAM的行为？	birdf 2011-11-30	23697	birdf 2011-11-30 21:08
[求助] 自己创建的ROM读不出来数据	走走停停 2011-11-29	83488	jack888518 2011-11-30 17:27
[分享] 老扁前一段时间提出的modelsim vs VCS的问题好像可以这样解决 ...2	一声叹息 2003-12-2	1115674	zhujizhen2015 2011-11-30 15:42
vcs能安装到RHEL3上否？	zweishi 2008-12-25	92532	zhujizhen2015 2011-11-30 15:28
[活动] XILINX LX9开发板免费试用第二轮名单公布 ...2 3	jackzhang 2011-8-30	248956	扎西 2011-11-30 13:00
[求助] 通过上位机的UART控制我verilog程序	飞的更高8 2011-11-28	73916	lybuct 2011-11-30 11:56
[求助] nios2 conmand shell无法正常启动啊！	这人很烦 2011-11-30	12341	这人很烦 2011-11-30 11:54
[求助] 关于FPGA上RAM的问题	neogeo3721 2011-11-29	32238	neogeo3721 2011-11-30 10:20
[原创] 请教一个verilog的语法错误 ...2	xiaojigao 2011-11-25	1313083	kobefly225 2011-11-30 09:03
[讨论] nanosim question	fengzhishang58 2011-11-29	12853	limpidyou 2011-11-30 08:52
[求助] 【请教】如何自动将verilog的底层信号拉到模块的顶层去	清扬如昀 2011-8-30	73976	lmz05 2011-11-29 20:03
[求助] 请问各位大侠，verilog中如何根据不同条件进行实例化	lmz05 2011-11-28	76091	lmz05 2011-11-29 20:00
[求助] 序列检测器问题	lybuct 2011-11-29	02413	lybuct 2011-11-29 17:09
[讨论] quarus11.0中timequest的建立时间分析发现的问题	slowd 2011-11-28	23021	jack888518 2011-11-29 14:28
[求助] modelsim仿真时的glbl.v出错	zht2011 2011-11-25	43318	zdhyy 2011-11-29 09:12
[求助] 求指教	西北望射天狼 2011-11-26	32157	jack888518 2011-11-28 23:59
[求助] xilinx fifo IP核的empty信号不对	xiaofeng2001 2011-11-27	311546	xiaofeng2001 2011-11-28 22:29
FPGA学习小结（一） ...2 3 4 5 6	jerome555 2009-5-8	5612281	tzhaody12 2011-11-28 21:59
[求助] Cyclone IV GX如何实现高速差分信号收发？ - [悬赏 10 信元资产]	s.n.jianguo 2011-11-28	02883	s.n.jianguo 2011-11-28 21:40
[求助] Debussy怎么看wire数组？	sonicsun 2011-11-18	23406	remnant 2011-11-28 20:29
[讨论] 谁了解申威1600啊！	asyou 2011-11-28	12478	asyou 2011-11-28 17:45

1 ... 629 630 631 632633634 635 636 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块