设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › USB2.0的IP核（详细verilog源码和文档）
1 ...313233343536373839下一页
返回列表 发新帖
楼主: whil_rin

USB2.0的IP核（详细verilog源码和文档）

[复制链接]
发表于 2019-3-19 13:39:41 | 显示全部楼层
good resourse
回复 支持 反对

使用道具 举报

vsop
发表于 2021-3-28 11:33:22 | 显示全部楼层
谢谢分享~~~
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2021-9-29 15:59:18 | 显示全部楼层
学习下
回复 支持 反对

使用道具 举报

发表于 2021-10-21 09:19:32 | 显示全部楼层
谢谢分享~
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2021-10-21 09:20:56 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2021-11-1 22:20:53 | 显示全部楼层
谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

kinbo_z
发表于 2021-11-28 22:09:41 | 显示全部楼层
xue i xue xir
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

lanfird
发表于 2021-12-3 21:45:47 | 显示全部楼层
好东西，谢谢楼主
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2022-3-9 14:51:39 | 显示全部楼层
谢谢楼主
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2022-3-9 15:09:47 | 显示全部楼层
thanks
回复 支持 反对

使用道具 举报

下一页 »
1 ...313233343536373839下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-16 02:08 , Processed in 0.033771 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表