设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › USB2.0的IP核（详细verilog源码和文档）

1 ... 4 5 6 7 8910 11 12 13 ... 39 / 39 页下一页

返回列表发新帖

楼主: whil_rin

USB2.0的IP核（详细verilog源码和文档）

发表于 2010-4-10 23:19:08 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2010-4-11 09:04:28 | 显示全部楼层

USB2.0，现在到3.0d的了，一定要看看

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-4-11 20:59:48 | 显示全部楼层

好东西，要多顶顶

回复支持反对

使用道具举报

发表于 2010-4-11 21:44:20 | 显示全部楼层

thanks 学习中

回复支持反对

使用道具举报

发表于 2010-5-9 23:39:12 | 显示全部楼层

谢谢提供

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-5-10 14:15:36 | 显示全部楼层

如果能拿到synopsys的IP核，那还比较有用。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-5-11 14:19:06 | 显示全部楼层

看看！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-5-14 23:40:03 | 显示全部楼层

学习学习，感谢楼主

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-5-15 04:07:06 | 显示全部楼层

下下来，有空学习一下
谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-5-15 21:34:18 | 显示全部楼层

thanks

回复支持反对

使用道具举报

1 ... 4 5 6 7 8910 11 12 13 ... 39 / 39 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 19:54 , Processed in 0.045573 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表