设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › virtuoso电路图MOSFET的源漏面积，周长默认值是多少？ ...

返回列表发新帖

查看: 3047|回复: 3

[求助] virtuoso电路图MOSFET的源漏面积，周长默认值是多少？

lovekeduo lovekeduo 当前离线积分 6953 IP卡狗仔卡	发表于 2015-9-1 00:54:32 \| 显示全部楼层 \|阅读模式
lovekeduo lovekeduo 当前离线积分 6953 IP卡狗仔卡	相关帖子 • spectreverilog 仿真报错 • LDO开环相位裕度仿真求助 • LDO瞬态仿真问题 • PLL中电源regulator的设计，问题求解 • 关于从cadence的virtuoso里面的电路图导出Verilog 网表 • 如何看懂版图？ • laker电路图怎么进入选中模块的下一级 • BANDGAP启动电路 • 【新人求助】关于下述电路如何调节使MOS管工作在饱和区 • 如何系统的学习CMOS模拟电路
	回复使用道具举报提升卡沉默卡喧嚣卡变色卡

jyhking jyhking 当前离线积分 6203 IP卡狗仔卡	发表于 2015-9-1 09:31:18 \| 显示全部楼层
jyhking jyhking 当前离线积分 6203 IP卡狗仔卡	EETOP创芯人才网职位发布入口
	回复支持反对使用道具举报

lovekeduo lovekeduo 当前离线积分 6953 IP卡狗仔卡	楼主\| 发表于 2015-9-1 10:23:15 \| 显示全部楼层
lovekeduo lovekeduo 当前离线积分 6953 IP卡狗仔卡
	回复支持反对使用道具举报

lovekeduo lovekeduo 当前离线积分 6953 IP卡狗仔卡	楼主\| 发表于 2015-9-1 23:35:31 \| 显示全部楼层
lovekeduo lovekeduo 当前离线积分 6953 IP卡狗仔卡
	回复支持反对使用道具举报

返回列表发新帖

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-12 16:55 , Processed in 0.073686 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表