数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 118 119 120 121122123 124 125 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] FPGA 设计复位问题 - [已解决] ...2	TUJzzz 2021-12-23	155186	icdane 2022-1-4 13:43
[求助] slack为负，为啥经过每个cell的延迟都挺大 ...2	tbag12345 2010-8-10	1610879	fovefeng 2022-1-4 13:21
[原创] formality verify failed	atlandis 2017-1-3	67764	zhaoyan0900 2022-1-4 10:55
[求助] DC 综合及后端问题	chj88 2019-12-27	52715	coolbear2021 2022-1-4 09:04
[原创] 基于NVME 1.3d协议的 BRAM上实现NVMe Host IP	xianuser 2022-1-1	01952	xianuser 2022-1-1 21:02
[求助] 求大神帮忙，quartus 18.1 点击programmer软件崩溃	asic_verificati 2022-1-1	02282	asic_verificati 2022-1-1 19:26
[求助] 关于DDR3的刷新周期 ...2 3	linghuqiubai 2014-10-29	2019350	dqwuf2008 2022-1-1 16:48
[原创] 用于仿真噪声注入时的正态（高斯）分布随机序列发生器IP	innovation 2021-12-29	32925	innovation 2022-1-1 00:51
[资料] 一个很有趣小工具-figlet 终端文本转换为字母	fancyhana 2021-10-28	52373	zhuzhiqi 2021-12-31 17:09
[资料] verilog coding style 精华3 ...2 3	VincentMa 2019-7-9	2210566	zhuzhiqi 2021-12-31 16:47
[求助] 关于vivado中禁用FPGA部分资源的问题	kilua516 2021-12-31	12270	kilua516 2021-12-31 12:22
[招聘] 求合作芯片前端讲师---spyglass方向 - [悬赏 100 信元资产]	wang19871001 2021-12-31	02047	wang19871001 2021-12-31 11:36
[求助] DC综合时对带有PAD的设计如何处理？	love@IC 2016-8-3	33052	coolbear2021 2021-12-30 16:36
[求助] 掩膜ROM	学习使我快乐 2021-12-28	62943	dapendaren 2021-12-29 17:23
[求助] case语句分支太多如何优化？	l3n9 2021-12-24	42581	flyboy 2021-12-29 14:16
[解决] emmc 成熟设计	222zhumingming 2018-12-23	74345	031594 2021-12-28 19:30
[解决] 招聘兼职spyglass方向讲师	wang19871001 2021-12-27	12335	w819161899 2021-12-28 16:44
[求助] 128个数的排序，综合寄存器资源和时序，有没有什么好的方法？ ...2	seaguoyi 2021-12-20	104897	cfly_chang 2021-12-28 09:16
[求助] 终于把coretool2015给run起来了~~ ...2	xujiankunkun 2017-5-19	106466	luoyanghero 2021-12-28 09:15
[求助] ZYNQ开发难度很高，没有技术基础该怎么办？ ...2	lingking 2019-12-6	187819	yans6 2021-12-28 08:07
[求助] dc导出的Verilog网表没有vdd/vss	trumen 2016-10-13	65633	轩辕志瑜 2021-12-27 22:47
[求助] verilog 中如何加随机延迟？	sh469 2021-1-4	13329	dqwuf2020 2021-12-27 16:01
[求助] vcs进行verilog仿真，未仿真完毕就自动停止【已解决】	ningyuan198 2015-11-13	48461	拾西 2021-12-25 16:52
[求助] PCIe Core输入接口问题	ahy 2014-11-5	54400	yhgaohaoa 2021-12-25 14:06
[求助] case语句分支太多如何优化？ ...2	botzl 2016-8-3	108536	l3n9 2021-12-24 14:19
[求助] synplify识别XPM原语问题	Fantom_Ya 2021-12-23	12006	313949724 2021-12-24 09:02
[招聘] 招聘spyglass方向讲师 - [悬赏 100 信元资产]	wang19871001 2021-12-22	22559	saipolo 2021-12-24 08:27
[求助] 请问在ISE中可以对别人的ngc文件进行仿真么？	最后的和弦 2013-12-11	66781	放荡不羁555 2021-12-23 23:12
[讨论] DFT ATPG流程中为什么要对EDT逻辑设置add_nofaults？	IC菜鸟无敌 2021-12-21	23099	IC菜鸟无敌 2021-12-23 17:58
有人熟悉1T SRAM吗？	jasper1949 2008-9-28	85536	andy2000a 2021-12-23 13:11
[求助] 一个FPGA工程，为什么有的引脚只能限定在某一些package pin？	helimpopo 2021-12-22	22288	helimpopo 2021-12-23 11:14
[原创] 视频：《致新晋工程师》	asic_service 2021-12-22	02600	asic_service 2021-12-22 15:17
[原创] 请教大家，fpga怎么实现延时计数器比较好？	american007 2021-12-21	32441	american007 2021-12-22 00:17
[资料] USB2.0 IP Verilog设计	dodoee 2021-12-20	12589	739969400 2021-12-21 21:32
[求助] 多周期路径电路描述 ...2	come_on_sn 2021-8-22	114954	dqwuf2008 2021-12-21 16:20

1 ... 118 119 120 121122123 124 125 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块