在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
登录 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 异步FIFO半空半满信号如何产生呢? 木木夕MMX 2021-8-20 22818 come_on_sn 2021-12-21 14:18
[求助] 怎么快速的学会使用IPCORE? djqlyy 2015-9-16 32741 smarthb 2021-12-21 14:12
[求助] 三段式状态机第三段的问题 dqwuf2008 2021-4-16 74379 smarthb 2021-12-21 14:04
[求助] 请问各位前辈,现在需要做一个简单的 dma控制器,请问在哪里可以找到可供参考的实例呢 pan51266 2021-11-22 32143 不会吧不会吧 2021-12-20 19:31
[解决] vivado DDR control 仿真 fengbohan1 2021-12-16 32675 smarthb 2021-12-20 18:00
[求助] FPGA音频处理PDM转化  ...2 1440090531 2021-12-15 115446 1440090531 2021-12-18 12:28
[求助] 请教$ynplify pro 201509版破解问题 sika_lu 2016-9-27 97244 andrew10 2021-12-17 10:57
[求助] ubuntu 20.04 安装 vivado 2018.3 卡住了 evilfool911 2020-7-20 45770 rupert0915 2021-12-16 19:05
[求助] RTL仿真通过了,但是门级仿真过不了,求大神帮助  ...2 江南炊烟 2012-10-23 1115482 拾西 2021-12-16 10:42
[资料] VCS2016 ubuntu安装以及破解教程  ...23 yaoguai100 2018-9-29 2311822 tictactoe 2021-12-15 21:52
[求助] DFT scan chain  ...23 otogyg 2012-3-12 2718448 otogyg 2021-12-15 13:49
移动: 对于OPPO发布的首个自研影像专用NPU芯片MariSilicon X,大家有什么看法吗 apuapu 2021-12-15 -94 apuapu 2021-12-15 10:09
[求助] spyglass做CDC分析遇到的问题 welco 2021-12-13 12370 dqwuf2008 2021-12-15 09:03
[求助] DC综合问题  ...2 zxxqs 2012-3-20 1817016 leixianfeng 2021-12-15 00:35
[原创] $readmemh 用vcs编译时如何加载文件 doukuaiwangle 2021-12-8 53222 doukuaiwangle 2021-12-14 23:20
[求助] 如何自动测试Verilog项目 踟蹰的天 2021-12-10 72515 gaurson 2021-12-14 20:46
[原创] 2020年的一次转变:从Verilog到SpinalHDL 新人帖 NSSC_feng 2021-1-4 34395 hua200511 2021-12-14 20:40
[求助] 计算频率 Holmes爱嘤嘤 2021-12-14 32266 innovation 2021-12-14 19:47
[求助] Vivado下编写testbench不能识别相对路径 踟蹰的天 2021-12-13 22129 smarthb 2021-12-14 13:41
[求助] xilinx flash下载失败 ino1988 2013-9-10 25594 hpecc 2021-12-14 08:18
[求助] lattice利用vcs仿真 库添加不进去问题 - [悬赏 200 信元资产] chenlidong 2020-2-8 911317 chenlidong 2021-12-13 14:03
[求助] 关于ic5141用计算器求上升下降延时,以此来仿真蒙卡 国足-4396 2021-7-23 72794 国足-4396 2021-12-13 08:56
[解决] TCL脚本运行的问题 踟蹰的天 2021-12-12 02478 踟蹰的天 2021-12-12 19:45
[求助] 请问大家关于数字ic前端学习的路径是什么呐 新人帖 老绅士了 2021-12-10 52349 轩辕志瑜 2021-12-11 22:28
[求助] 请问VCS+HSIM混合仿真怎么提速,实在跑的太慢了 黑崎一护776 2019-2-12 13262 Ressorner 2021-12-11 11:26
[原创] Seeking PrimePower_vO_2018 mohamedsaber 2021-12-10 12203 xuwenbing 2021-12-10 11:16
[求助] 开关电容共模反馈的交流增益仿真问题 stpykimo 2021-12-9 31803 uniquemh 2021-12-10 09:34
[解决] 非顶层模块端口能否添加物理管脚约束  ...2 fengbohan1 2021-12-8 115365 fengbohan1 2021-12-9 22:14
[求助] 用veriloga实现伪随机数的产生 swhisper1314 2018-6-20 88871 smarthb 2021-12-9 17:29
[原创] 手把手教你学FPGA设计-秒表功能 chop147 2018-9-30 33663 gftang 2021-12-9 11:06
[资料] FPGA 算法  ...234 小相 2016-6-21 3117339 gftang 2021-12-8 17:10
[求助] xilinx 不重编译下修改block ram中内容 cxq1846 2021-12-8 32977 fengbohan1 2021-12-8 14:45
[求助] VCS2018安装问题 SiPhantom001 2020-10-26 44035 powertoy 2021-12-8 09:57
[求助] 求科普:RTL级是什么意思 john3851 2012-7-27 914185 1440090531 2021-12-7 21:32
[求助] 请教一个关于i2c协议的问题  ...2 tezhong 2021-12-6 134649 tezhong 2021-12-7 13:21
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-8 16:12 , Processed in 0.081792 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块