数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 122 123 124 125126127 128 129 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] DC/formality 不能多核运行	shidihahaha 2021-11-12	22982	shidihahaha 2021-11-15 18:09
[求助] synplify 能综合出资源大于100%的设计模块吗？	rv_1101 2021-11-14	22049	rv_1101 2021-11-14 20:13
[招聘] FPGA/ASIC/SOC前端设计招聘	gswyy 2021-11-12	02100	gswyy 2021-11-12 16:49
[招聘] 招聘我是认真的，谈恋爱都没这么认真过~~	ZETTASTONE 2021-11-11	42900	ZETTASTONE 2021-11-12 16:35
[资料] AD9850 FPGA驱动	lyjslay 2021-11-12	02282	lyjslay 2021-11-12 15:30
[求助] DC综合之前，加入IOpad出问题了，求大神指教 ...2	tbag12345 2010-10-11	129185	piao2015 2021-11-12 06:27
[求助] ZCU106中差分时钟对使用的问题	被选召的孩子 2021-11-11	22088	被选召的孩子 2021-11-11 20:50
[资料] timing_designer/自测好用 ...2	ll_ago 2020-5-6	125780	品博锦取_2021 2021-11-11 11:16
[原创] SystemVerilog学习（1） ...2 3	sivar 2010-12-5	2114047	EDAStar 2021-11-11 09:17
[求助] 数字IC前端设计方向选择求助	杰克 2021-11-6	42560	杰克 2021-11-10 15:29
[原创] 基于Zedboard和ov5642实现视频采集及VGA输出	dodoee 2021-11-7	12353	dodoee 2021-11-10 13:06
[求助] xilinx sdk debug时显示“Cannot read target memory……”	Hsunagwen 2021-11-10	02383	Hsunagwen 2021-11-10 11:33
[求助] veriloghdl高级数字设计第二版课后答案	雨中有座沧浪亭 2021-11-10	02210	雨中有座沧浪亭 2021-11-10 08:11
[原创] systemverilog 1800-2017用户手册	qwe2508 2021-11-8	12232	student321 2021-11-8 21:53
[求助] PowerReport里面写的Junction temp exceeded!哪里需要优化啊？	一语奔驰 2015-3-23	34448	helimpopo 2021-11-8 19:04
[求助] Xilinx自带以太网例程xemacps_example_intr_dma详解	Starry_Bauer 2021-11-8	02443	Starry_Bauer 2021-11-8 17:25
[求助] AXI读访问无回应	rv_1101 2021-11-8	02144	rv_1101 2021-11-8 15:01
[求助] Max 10上可以调用ip库里浮点数计算的IP么？	watertree 2021-11-7	12004	smarthb 2021-11-8 14:46
[求助] ModelSim仿带有upf的设计, 电源激励从哪里加？？？	浩然若枫 2016-3-4	85329	noname丶 2021-11-8 14:41
[求助] 二维reg和FPGA里面的RAM，行为模型为什么有差异？ ...2 3	helimpopo 2021-11-7	256828	innovation 2021-11-8 13:02
flip-flop是什么意思？ ...2 3 4	3650054 2003-11-11	3645571	chentb1990 2021-11-8 11:29
VCS MX网表仿真反标sdf文件的问题 ...2	cocoxue 2006-10-13	1018925	pamc 2021-11-7 10:09
各位大哥，有人遇到过用比较器构成的RC振荡器吗？	srh719 2004-11-15	85674	JingKe 2021-11-6 11:36
[求助] 用fpga只做导线连接i2c 的双向端口怎么处理 ...2 3	lotfy 2020-9-18	207584	cxyfisher 2021-11-5 10:47
[求助] DSI_RX与DSC DECODER集成，中间需要frame buffer，这个buffer多大呢？	boli5521 2021-11-4	12195	smarthb 2021-11-5 09:58
[求助] 模拟前端	aoligeixiaoshu 2021-11-3	32626	aoligeixiaoshu 2021-11-4 18:39
[原创] vivado2015.4 simulator 存储所有信号到 .wdb 文件并打开波形文件查看波形	wide_road 2016-3-11	14522	obigeyes 2021-11-4 17:05
[求助] 关于moseldim 后仿 disable 部分寄存器timing 问题	教父 2021-11-4	02158	教父 2021-11-4 15:51
[讨论] ubuntu16.04安装synopsys求助	荆雪伊人 2017-3-5	43270	jjee 2021-11-4 14:51
[原创] 终于下载到了 RobustVerilog parser	wide_road 2013-10-11	69047	huatiantian 2021-11-4 14:36
[求助] VCS URG检查覆盖率，如何去除FULLCASE的DEFAULT分支检查	denis22380978 2014-8-23	87151	bysg312 2021-11-4 14:06
[原创] 请教ptpx功耗仿真	atlandis 2020-7-10	42960	dabing52 2021-11-4 12:01
[求助] verilog代码求助，太菜鸟，自己搞很久不懂	yyixx 2015-11-19	714424	smarthb 2021-11-4 10:25
[求助] 请问一下，galaxy_docs_2018.06 vcsmx_docs_2018.09 是干什么的呢？	木木夕MMX 2021-11-3	12233	puxiancheng 2021-11-4 09:30
[讨论] Modelsim前仿真波形与NC-verilog/Active-HDL不一致？ ...2	xiaocat85 2012-3-23	139609	炎焱 2021-11-3 22:17

1 ... 122 123 124 125126127 128 129 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块